RU2248034C1 - Логический преобразователь - Google Patents
Логический преобразователь Download PDFInfo
- Publication number
- RU2248034C1 RU2248034C1 RU2003113958/09A RU2003113958A RU2248034C1 RU 2248034 C1 RU2248034 C1 RU 2248034C1 RU 2003113958/09 A RU2003113958/09 A RU 2003113958/09A RU 2003113958 A RU2003113958 A RU 2003113958A RU 2248034 C1 RU2248034 C1 RU 2248034C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- input
- majority
- elements
- output
- Prior art date
Links
Landscapes
- Train Traffic Observation, Control, And Security (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов. Устройство содержит одиннадцать мажоритарных элементов, четыре информационных входа, два настроечных входа. 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические преобразователи (см., например, рис.4 на стр. 24 в книге Цифровые и аналоговые интегральные микросхемы: Справочник/С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др. М.: Радио и связь, 1989), которые реализуют простую симметричную булеву функцию τ 1=x1∨ x2, зависящую от двух аргументов - входных двоичных сигналов x1, xn∈ {0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (см. рис.18.2а на стр. 315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), который содержит три информационных входа и выход и реализует простую симметричную булеву функцию τ 2=x1x2∨ x1x3∨ x2x3, зависящую от трех аргументов - входных двоичных сигналов x1,x2,x3∈ {0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем выход и первый, второй, третий информационные входы, особенность заключается в том, что в него введены одиннадцать мажоритарных элементов, первый, второй настроечные и четвертый информационный входы, причем вторые входы первого, второго, третьего и третьи входы третьего, пятого, шестого мажоритарных элементов подключены соответственно к первому и четвертому информационным входам логического преобразователя, второй информационный вход которого соединен с вторыми входами четвертого, пятого и третьим входом первого мажоритарных элементов, а третий информационный вход подключен к третьим входам второго, четвертого и второму входу шестого мажоритарных элементов, выход первого мажоритарного элемента соединен с вторым входом седьмого мажоритарного элемента, выход i-го и выход j-го мажоритарных элементов подключены соответственно к третьему входу (i+5)-го и второму входу (j+1)-го мажоритарных элементов, а выход одиннадцатого мажоритарного элемента соединен с выходом логического преобразователя, первый и второй настроечные входы которого образованы соответственно объединенными первыми входами первого - шестого и объединенными первыми входами седьмого - одиннадцатого мажоритарных элементов.
На чертеже представлена схема предлагаемого логического преобразователя.
Логический преобразователь содержит первый - четвертый информационные входы 11-14, выход 2, первый и второй настроечные входы 31 и 32, мажоритарные элементы 41-411, причем вторые входы элементов 41, 42, 43 и третьи входы элементов 43, 45, 46 подключены соответственно к входам 11 и 14 логического преобразователя, вход 12 которого соединен с вторыми входами элементов 44, 45 и третьим входом элемента 41, а вход 13 подключен к третьим входам элементов 42, 44 и второму входу элемента 46, выход элемента 41 соединен с вторым входом элемента 47, выход элемента 4i и выход элемента 4j подключены соответственно к третьему входу элемента 4i+5 и второму входу элемента 4j+1, а выход элемента 411 соединен с выходом 2 логического преобразователя, входы 31 и 32 которого образованы соответственно объединенными первыми входами элементов 41-46 и объединенными первыми входами элементов 47-411.
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый - четвертый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x1-x4∈ {0,1} и f1,f2∈ {0,1}. Сигнал на выходе мажоритарного элемента 4k равен “1” (“0”) только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные “1” (“0”). Следовательно, если на первом входе элемента 4k присутствует “1” (“0”), то этот элемент будет выполнять операцию “ИЛИ” (“И”) над сигналами, действующими на его втором и третьем входах. Таким образом, операция, воспроизводимая предлагаемым преобразователем, определяется выражением
где символами ∨ и · обозначены соответственно операции “ИЛИ” и “И”.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из четырех простых симметричных булевых функций τ 1=x1∨ x2∨ x3∨ x4, τ 2=x1x2∨ x1x3∨ x1x4∨ x2x3∨ x2x4∨ x3x4, τ 3=x1x2x3∨ x1x2x4∨ x1x3x4∨ x2x3x4, τ 4=x1x2x3x4, зависящих от четырех аргументов - входных двоичных сигналов.
Claims (1)
- Логический преобразователь для реализации любой из четырех простых симметричных булевых функций, содержащий выход и первый, второй, третий информационные входы, отличающийся тем, что в него введены одиннадцать мажоритарных элементов, первый, второй настроечные и четвертый информационный входы, причем вторые входы первого, второго, третьего и третьи входы третьего, пятого, шестого мажоритарных элементов подключены соответственно к первому и четвертому информационным входам логического преобразователя, второй информационный вход которого соединен с вторыми входами четвертого, пятого и третьим входом первого мажоритарных элементов, а третий информационный вход подключен к третьим входам второго, четвертого и второму входу шестого мажоритарных элементов, выход первого мажоритарного элемента соединен с вторым входом седьмого мажоритарного элемента, выход i-го и выход j-го мажоритарных элементов подключены соответственно к третьему входу (i+5)-го и второму входу (j+1)-го мажоритарных элементов, а выход одиннадцатого мажоритарного элемента соединен с выходом логического преобразователя, первый и второй настроечные входы которого образованы соответственно объединенными первыми входами первого - шестого и объединенными первыми входами седьмого - одиннадцатого мажоритарных элементов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2003113958/09A RU2248034C1 (ru) | 2003-05-12 | 2003-05-12 | Логический преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2003113958/09A RU2248034C1 (ru) | 2003-05-12 | 2003-05-12 | Логический преобразователь |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2003113958A RU2003113958A (ru) | 2004-12-10 |
RU2248034C1 true RU2248034C1 (ru) | 2005-03-10 |
Family
ID=35364704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2003113958/09A RU2248034C1 (ru) | 2003-05-12 | 2003-05-12 | Логический преобразователь |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2248034C1 (ru) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2518669C1 (ru) * | 2013-02-01 | 2014-06-10 | Общество с ограниченной ответственностью "ИВЛА-ОПТ" | Логический преобразователь |
RU2542895C1 (ru) * | 2013-11-06 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2542907C1 (ru) * | 2013-07-26 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2549151C1 (ru) * | 2014-03-28 | 2015-04-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2585725C1 (ru) * | 2015-03-13 | 2016-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2616890C1 (ru) * | 2016-04-13 | 2017-04-18 | Олег Александрович Козелков | Формирователь симметричных булевых функций |
RU2689815C2 (ru) * | 2017-11-14 | 2019-05-29 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2700557C1 (ru) * | 2018-09-24 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2700556C1 (ru) * | 2018-09-24 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2700558C2 (ru) * | 2017-12-07 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2789729C1 (ru) * | 2022-03-18 | 2023-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
-
2003
- 2003-05-12 RU RU2003113958/09A patent/RU2248034C1/ru not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
КАЯЦКАС A.A. Основы радиоэлектроники. Москва, Высшая школа, 1988, с.315, рис. 18.2а. * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2518669C1 (ru) * | 2013-02-01 | 2014-06-10 | Общество с ограниченной ответственностью "ИВЛА-ОПТ" | Логический преобразователь |
RU2542907C1 (ru) * | 2013-07-26 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2542895C1 (ru) * | 2013-11-06 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2549151C1 (ru) * | 2014-03-28 | 2015-04-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2585725C1 (ru) * | 2015-03-13 | 2016-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2616890C1 (ru) * | 2016-04-13 | 2017-04-18 | Олег Александрович Козелков | Формирователь симметричных булевых функций |
RU2689815C2 (ru) * | 2017-11-14 | 2019-05-29 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2700558C2 (ru) * | 2017-12-07 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2700557C1 (ru) * | 2018-09-24 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2700556C1 (ru) * | 2018-09-24 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2789729C1 (ru) * | 2022-03-18 | 2023-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Логический преобразователь |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2281545C1 (ru) | Логический преобразователь | |
RU2294007C1 (ru) | Логический преобразователь | |
RU2286594C1 (ru) | Логический модуль | |
RU2248034C1 (ru) | Логический преобразователь | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2417404C1 (ru) | Логический преобразователь | |
RU2249844C2 (ru) | Логический модуль | |
RU2703675C1 (ru) | Логический преобразователь | |
RU2580799C1 (ru) | Логический преобразователь | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2393528C2 (ru) | Логический модуль | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2629452C1 (ru) | Логический преобразователь | |
RU2621376C1 (ru) | Логический модуль | |
RU2242044C1 (ru) | Мажоритарный модуль | |
RU2262733C1 (ru) | Логический модуль | |
US5818274A (en) | Flip-flop circuit | |
RU2398265C2 (ru) | Логический модуль | |
RU2700556C1 (ru) | Логический преобразователь | |
US5982198A (en) | Free inverter circuit | |
RU2809210C1 (ru) | Логический преобразователь | |
RU2251142C2 (ru) | Логический процессор | |
RU2700550C1 (ru) | Логический модуль |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20050513 |