RU2787339C1 - Мажоритарный модуль - Google Patents

Мажоритарный модуль Download PDF

Info

Publication number
RU2787339C1
RU2787339C1 RU2022107131A RU2022107131A RU2787339C1 RU 2787339 C1 RU2787339 C1 RU 2787339C1 RU 2022107131 A RU2022107131 A RU 2022107131A RU 2022107131 A RU2022107131 A RU 2022107131A RU 2787339 C1 RU2787339 C1 RU 2787339C1
Authority
RU
Russia
Prior art keywords
input
elements
inputs
output
connected respectively
Prior art date
Application number
RU2022107131A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Application granted granted Critical
Publication of RU2787339C1 publication Critical patent/RU2787339C1/ru

Links

Images

Abstract

Изобретение относится к вычислительной технике. Технический результат - упрощение схемы мажоритарного модуля. Мажоритарный модуль, в котором первый, второй входы k-го (
Figure 00000032
) и первый вход m-го (
Figure 00000033
) элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов И, выходы k-х элементов И, ИЛИ и второй вход девятого элемента ИЛИ подключены соответственно к первым входам (
Figure 00000034
)-х элементов ИЛИ, И и выходу четвертого элемента И, первые входы (
Figure 00000035
)-х элементов И, ИЛИ и первый вход третьего элемента ИЛИ соединены соответственно с вторыми входами (
Figure 00000036
)-х элементов ИЛИ, И и выходом девятого элемента ИЛИ, а первый, второй входы (
Figure 00000037
)-го и первый вход m-го элементов ИЛИ подключены соответственно к (
Figure 00000038
)-му, (
Figure 00000039
)-му и (
Figure 00000040
)-му входам мажоритарного модуля, второй, третий входы (
Figure 00000035
)-го элемента И и второй, третий входы восьмого элемента ИЛИ соединены соответственно с выходами (
Figure 00000035
)-го, m-го элементов ИЛИ и выходами седьмого, пятого элементов И, а второй вход (
Figure 00000035
)-го, первый вход девятого элементов ИЛИ, второй вход и выход восьмого элемента И подключены соответственно к первому входу (
Figure 00000036
)-го, выходу шестого элементов И, выходу восьмого элемента ИЛИ и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом третьего элемента И. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, патент РФ 2700552, кл. H03K19/23, 2019г.), которые содержат элементы И, элементы ИЛИ и реализуют мажоритарную функцию семи аргументов – входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относится схемная сложность, обусловленная тем, что цена по Квайну схемы, в частности, упомянутого аналога равна 48.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2764709, кл. G06F7/57, 2022г.), который содержит элементы И, элементы ИЛИ и реализует мажоритарную функцию семи аргументов – входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 40.
Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем восемь элементов И и девять элементов ИЛИ, первый, второй входы k-го (
Figure 00000001
) и первый вход m-го (
Figure 00000002
) элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов И, выходы k-ых элементов И, ИЛИ и второй вход девятого элемента ИЛИ подключены соответственно к первым входам (
Figure 00000003
)-ых элементов ИЛИ, И и выходу четвертого элемента И, первые входы (
Figure 00000004
)-ых элементов И, ИЛИ и первый вход третьего элемента ИЛИ соединены соответственно с вторыми входами (
Figure 00000005
)-ых элементов ИЛИ, И и выходом девятого элемента ИЛИ, а первый, второй входы (
Figure 00000006
)-го и первый вход m-го элементов ИЛИ подключены соответственно к (
Figure 00000007
)-му, (
Figure 00000008
)-му и (
Figure 00000009
)-му входам мажоритарного модуля, особенность заключается в том, что второй, третий входы (
Figure 00000004
)-го элемента И и второй, третий входы восьмого элемента ИЛИ соединены соответственно с выходами (
Figure 00000004
)-го, m-го элементов ИЛИ и выходами седьмого, пятого элементов И, а второй вход (
Figure 00000004
)-го, первый вход девятого элементов ИЛИ, второй вход и выход восьмого элемента И подключены соответственно к первому входу (
Figure 00000005
)-го, выходу шестого элементов И, выходу восьмого элемента ИЛИ и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом третьего элемента И.
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит элементы И 11,…,18 и элементы ИЛИ 21,…,29, причем первый, второй входы элемента 2 k (
Figure 00000001
) и первый вход элемента 2 m (
Figure 00000002
) соединены соответственно с первым, вторым входами элемента 1 k и первым входом элемента 1 m , выходы элементов 1 k , 2 k и второй вход элемента 29 подключены соответственно к первым входам элементов 2 k +5, 1 k +5 и выходу элемента 14, первые входы элементов 1 m +2, 2 m +2 и первый вход элемента 23 соединены соответственно с вторыми входами элементов 29– m , 19– m и выходом элемента 29, второй, третий входы элемента 1 m +2 и второй, третий входы элемента 28 подключены соответственно к выходам элементов 2 m +2, 2 m и выходам элементов 17, 15, а первый вход элемента 29, второй вход элемента 2 m +2, второй вход и выход элемента 18 соединены соответственно с выходом элемента 16, первым входом элемента 19– m , выходом элемента 28 и выходом мажоритарного модуля, (
Figure 00000007
)-й, (
Figure 00000008
)-й, (
Figure 00000009
)-й и седьмой входы которого подключены соответственно к первому, второму входам элемента 2 m –3, первому входу элемента 2 m и второму входу элемента 13.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы
Figure 00000010
. На выходе предлагаемого модуля получим
Figure 00000011
Figure 00000012
Figure 00000013
Figure 00000014
Figure 00000015
Figure 00000016
Figure 00000017
Figure 00000018
Figure 00000019
,
где ∙,
Figure 00000020
и
Figure 00000021
есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов
Figure 00000022
.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов – входных двоичных сигналов, при этом схема предлагаемого мажоритарного модуля проще, чем у прототипа, поскольку ее цена по Квайну равна 37.

Claims (1)

  1. Мажоритарный модуль, содержащий восемь элементов И и девять элементов ИЛИ, причем первый, второй входы k-го (
    Figure 00000023
    ) и первый вход m-го (
    Figure 00000024
    ) элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов И, выходы k-х элементов И, ИЛИ и второй вход девятого элемента ИЛИ подключены соответственно к первым входам (
    Figure 00000025
    )-х элементов ИЛИ, И и выходу четвертого элемента И, первые входы (
    Figure 00000026
    )-х элементов И, ИЛИ и первый вход третьего элемента ИЛИ соединены соответственно с вторыми входами (
    Figure 00000027
    )-х элементов ИЛИ, И и выходом девятого элемента ИЛИ, а первый, второй входы (
    Figure 00000028
    )-го и первый вход m-го элементов ИЛИ подключены соответственно к (
    Figure 00000029
    )-му, (
    Figure 00000030
    )-му и (
    Figure 00000031
    )-му входам мажоритарного модуля, отличающийся тем, что второй, третий входы (
    Figure 00000026
    )-го элемента И и второй, третий входы восьмого элемента ИЛИ соединены соответственно с выходами (
    Figure 00000026
    )-го, m-го элементов ИЛИ и выходами седьмого, пятого элементов И, а второй вход (
    Figure 00000026
    )-го, первый вход девятого элементов ИЛИ, второй вход и выход восьмого элемента И подключены соответственно к первому входу (
    Figure 00000027
    )-го, выходу шестого элементов И, выходу восьмого элемента ИЛИ и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом третьего элемента И.
RU2022107131A 2022-03-18 Мажоритарный модуль RU2787339C1 (ru)

Publications (1)

Publication Number Publication Date
RU2787339C1 true RU2787339C1 (ru) 2023-01-09

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
US10394988B2 (en) * 2014-02-20 2019-08-27 Ecole Polytechnique Federale De Lausanne (Epfl) Majority logic synthesis
RU2762545C1 (ru) * 2021-04-02 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2764709C1 (ru) * 2021-04-02 2022-01-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
US10394988B2 (en) * 2014-02-20 2019-08-27 Ecole Polytechnique Federale De Lausanne (Epfl) Majority logic synthesis
RU2762545C1 (ru) * 2021-04-02 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2764709C1 (ru) * 2021-04-02 2022-01-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Similar Documents

Publication Publication Date Title
RU2701461C1 (ru) Мажоритарный модуль
RU2703675C1 (ru) Логический преобразователь
RU2787339C1 (ru) Мажоритарный модуль
RU2248034C1 (ru) Логический преобразователь
RU2700553C1 (ru) Мажоритарный модуль
RU2629451C1 (ru) Логический преобразователь
RU2801792C1 (ru) Мажоритарный модуль
RU2787336C1 (ru) Пороговый модуль
RU2809206C1 (ru) Пороговый модуль для реализации пороговой функции с единичными весами аргументов и порогом три
RU2710872C1 (ru) Параллельный счетчик единичных сигналов
RU2791461C1 (ru) Мажоритарный модуль
RU2809190C1 (ru) Пороговый модуль
RU2714216C1 (ru) Пороговый модуль
RU2764709C1 (ru) Мажоритарный модуль
RU2775589C1 (ru) Мажоритарный модуль
RU2709664C1 (ru) Пороговый модуль
RU2700552C1 (ru) Мажоритарный модуль
RU2805313C1 (ru) Пороговый модуль
RU2700557C1 (ru) Логический преобразователь
RU2809477C1 (ru) Пороговый модуль для реализации пороговой функции с единичными весами аргументов и порогом три
RU2700555C1 (ru) Мажоритарный модуль
RU2762544C1 (ru) Умножитель по модулю пять
RU2762545C1 (ru) Мажоритарный модуль
RU2758188C1 (ru) Логический модуль
RU2812700C1 (ru) Пороговый модуль