RU2775589C1 - Мажоритарный модуль - Google Patents
Мажоритарный модуль Download PDFInfo
- Publication number
- RU2775589C1 RU2775589C1 RU2021117928A RU2021117928A RU2775589C1 RU 2775589 C1 RU2775589 C1 RU 2775589C1 RU 2021117928 A RU2021117928 A RU 2021117928A RU 2021117928 A RU2021117928 A RU 2021117928A RU 2775589 C1 RU2775589 C1 RU 2775589C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- elements
- connected respectively
- outputs
- majority
- Prior art date
Links
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Abstract
Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа. Технический результат достигается за счёт мажоритарного модуля, который содержит одиннадцать элементов «2И» (11,…,111) и одиннадцать элементов «2ИЛИ» (21,…,211). 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, патент РФ 2619197, кл. G06F 7/00, 2017 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся большие схемная глубина и аппаратурные затраты, обусловленные тем, что схемная глубина, в частности, упомянутого аналога равна 7 и он содержит 12 элементов «2И» и 13 элементов «2ИЛИ».
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700552, кл. G06F 7/57, 2019 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие схемная глубина и аппаратурные затраты, обусловленные тем, что схемная глубина прототипа равна 7 и он содержит 12 элементов «2И» и 12 элементов «2ИЛИ».
Техническим результатом изобретения является уменьшение аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем одиннадцать элементов «2И» и одиннадцать элементов «2ИЛИ», первый, второй входы i-го () и второй вход девятого элементов «2ИЛИ» соединены соответственно с первым, вторым входами i-го и выходом восьмого элементов «2И», а первый, второй входы k-го () элемента «2ИЛИ» подключены соответственно к (2×k-1)-му, (2×k)-му входам мажоритарного модуля, особенность заключается в том, что первый, второй входы одиннадцатого элемента «2И» соединены соответственно с выходами девятого, десятого элементов «2И», первый, второй входы третьего и первый, второй входы четвертого элементов «2И» подключены соответственно к выходам первого, второго элементов «2И» и выходам первого, второго элементов «2ИЛИ», первый, второй входы пятого и первый вход седьмого элементов «2И» соединены соответственно с выходами третьего элемента «2ИЛИ», четвертого элемента «2И» и выходом шестого элемента «2ИЛИ», первый, второй входы восьмого элемента «2И» и первый вход девятого элемента «2ИЛИ» подключены соответственно к выходам шестого, седьмого элементов «2И» и выходу пятого элемента «2ИЛИ», первый, второй входы j-го () элемента «2И» и первый, второй входы (j+1)-го элемента «2ИЛИ» соединены соответственно с выходами (29-2×j)-го, (64-6×j)-го элементов «2ИЛИ» и выходами (23-2×j)-го элемента «2И», (17-j)-го элемента «2ИЛИ», а первый, второй входы шестого и второй вход седьмого элементов «2ИЛИ» подключены соответственно к пятому, шестому и седьмому входам мажоритарного модуля, выход которого соединен с выходом одиннадцатого элемента «2И».
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит элементы «2И» 11, …, 111 и элементы «2ИЛИ» 21, …, 211, причем первый, второй входы элемента 1i () и первый, второй входы элемента 111 соединены соответственно с первым, вторым входами элемента 2i и выходами элементов 19, 110, первый, второй входы элемента 13 и первый, второй входы элемента 14 подключены соответственно к выходам элементов 11, 12 и 21, 22, первый, второй входы элемента 15 и первый вход элемента 17 соединены соответственно с выходами элементов 23, 14 и 26, первый, второй входы элемента 18 и первый, второй входы элемента 29 подключены соответственно к выходам элементов 16, 17 и 25, 18, первый, второй входы элемента 1j () и первый, второй входы элемента 2j+1 соединены соответственно с выходами элементов 229-2×j, 264-6×j и 123-2×j, 217-j, а первый, второй входы элемента 2j-8, первый, второй входы элемента 26 и второй вход элемента 27 подключены соответственно к (2× j-17)-му, (2×j-16)-му, пятому, шестому и седьмому входам мажоритарного модуля, выход которого соединен с выходом элемента 111.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы х1, …, х7 ∈{0,1}. На выходе предлагаемого модуля получим
где, ∨ и Maj(x1, …, х7) есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов х1, …, х7. При этом схемная глубина предлагаемого модуля равна 6.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом схемной глубиной и аппаратурными затратами.
Claims (1)
- Мажоритарный модуль, содержащий одиннадцать элементов «2И» и одиннадцать элементов «2ИЛИ», причем первый, второй входы i-го () и второй вход девятого элементов «2ИЛИ» соединены соответственно с первым, вторым входами i-го и выходом восьмого элементов «2И», а первый, второй входы k-го () элемента «2ИЛИ» подключены соответственно к (2×k-1)-му, (2×k)-му входам мажоритарного модуля, отличающийся тем, что первый, второй входы одиннадцатого элемента «2И» соединены соответственно с выходами девятого, десятого элементов «2И», первый, второй входы третьего и первый, второй входы четвертого элементов «2И» подключены соответственно к выходам первого, второго элементов «2И» и выходам первого, второго элементов «2ИЛИ», первый, второй входы пятого и первый вход седьмого элементов «2И» соединены соответственно с выходами третьего элемента «2ИЛИ», четвертого элемента «2И» и выходом шестого элемента «2ИЛИ», первый, второй входы восьмого элемента «2И» и первый вход девятого элемента «2ИЛИ» подключены соответственно к выходам шестого, седьмого элементов «2И» и выходу пятого элемента «2ИЛИ», первый, второй входы j-го () элемента «2И» и первый, второй входы (j+1)-го элемента «2ИЛИ» соединены соответственно с выходами (29-2×j)-го, (64-6×j)-го элементов «2ИЛИ» и выходами (23-2×j)-го элемента «2И», (17-j)-го элемента «2ИЛИ», а первый, второй входы шестого и второй вход седьмого элементов «2ИЛИ» подключены соответственно к пятому, шестому и седьмому входам мажоритарного модуля, выход которого соединен с выходом одиннадцатого элемента «2И».
Publications (1)
Publication Number | Publication Date |
---|---|
RU2775589C1 true RU2775589C1 (ru) | 2022-07-05 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2805141C1 (ru) * | 2023-05-25 | 2023-10-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3100835A (en) * | 1960-01-06 | 1963-08-13 | Ibm | Selecting adder |
RU2472209C1 (ru) * | 2012-02-08 | 2013-01-10 | Закрытое акционерное общество "ИВЛА-ОПТ" | Логический модуль |
US8963575B2 (en) * | 2012-09-26 | 2015-02-24 | Sandisk Technologies Inc. | Analog majority vote circuit |
EP2891057B1 (en) * | 2012-08-29 | 2016-10-26 | SanDisk Technologies LLC | Majority vote circuit |
RU2700552C1 (ru) * | 2018-09-20 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3100835A (en) * | 1960-01-06 | 1963-08-13 | Ibm | Selecting adder |
RU2472209C1 (ru) * | 2012-02-08 | 2013-01-10 | Закрытое акционерное общество "ИВЛА-ОПТ" | Логический модуль |
EP2891057B1 (en) * | 2012-08-29 | 2016-10-26 | SanDisk Technologies LLC | Majority vote circuit |
US8963575B2 (en) * | 2012-09-26 | 2015-02-24 | Sandisk Technologies Inc. | Analog majority vote circuit |
RU2700552C1 (ru) * | 2018-09-20 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2805141C1 (ru) * | 2023-05-25 | 2023-10-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2775589C1 (ru) | Мажоритарный модуль | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2764709C1 (ru) | Мажоритарный модуль | |
RU2700552C1 (ru) | Мажоритарный модуль | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2248034C1 (ru) | Логический преобразователь | |
RU2700553C1 (ru) | Мажоритарный модуль | |
RU2787339C1 (ru) | Мажоритарный модуль | |
RU2714216C1 (ru) | Пороговый модуль | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2709664C1 (ru) | Пороговый модуль | |
RU2543307C2 (ru) | Ранговый фильтр | |
RU2393528C2 (ru) | Логический модуль | |
RU2809190C1 (ru) | Пороговый модуль | |
RU2801792C1 (ru) | Мажоритарный модуль | |
RU2809206C1 (ru) | Пороговый модуль для реализации пороговой функции с единичными весами аргументов и порогом три | |
RU2776923C1 (ru) | Мажоритарный модуль | |
RU2787336C1 (ru) | Пороговый модуль | |
RU2778677C1 (ru) | Мажоритальный модуль | |
RU2710872C1 (ru) | Параллельный счетчик единичных сигналов | |
RU2791461C1 (ru) | Мажоритарный модуль | |
RU2776922C1 (ru) | Мажоритарный модуль | |
RU2778677C9 (ru) | Мажоритарный модуль | |
RU2762545C1 (ru) | Мажоритарный модуль |