RU2776922C1 - Мажоритарный модуль - Google Patents
Мажоритарный модуль Download PDFInfo
- Publication number
- RU2776922C1 RU2776922C1 RU2021117984A RU2021117984A RU2776922C1 RU 2776922 C1 RU2776922 C1 RU 2776922C1 RU 2021117984 A RU2021117984 A RU 2021117984A RU 2021117984 A RU2021117984 A RU 2021117984A RU 2776922 C1 RU2776922 C1 RU 2776922C1
- Authority
- RU
- Russia
- Prior art keywords
- majority
- input
- elements
- inputs
- module
- Prior art date
Links
- RONWGALEIBILOG-VMJVVOMYSA-N quinine sulfate Chemical compound [H+].[H+].[O-]S([O-])(=O)=O.C([C@H]([C@H](C1)C=C)C2)C[N@@]1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OC)C=C21.C([C@H]([C@H](C1)C=C)C2)C[N@@]1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OC)C=C21 RONWGALEIBILOG-VMJVVOMYSA-N 0.000 abstract description 5
- 238000007781 pre-processing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Images
Abstract
Изобретение предназначено для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей прототипа. Устройство содержит семь мажоритарных элементов (11,…,17). 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые содержат логические элементы и реализуют мажоритарную функцию Maj(x1,…,x5) = х1х2х3 ∨ x1x2x4 ∨ x1x2x5 ∨ x1x3x4 ∨ x1x3x5 ∨ x1x4x5 ∨ x2x3x4 ∨ x2x3x5 ∨ x2x4x5 ∨ x3x4x5 пяти аргументов - входных двоичных сигналов х1,…,х5 ∈ {0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не выполняется реализация мажоритарной функции семи аргументов и наименьшая из цен по Квайну схем упомянутых аналогов равна 24.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700554, кл. G06F 7/57, 2019 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 26 и эта схема имеет неоднородный аппаратурный состав, образованный из логических элементов четырех типов.
Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности ее аппаратурного состава при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем пять мажоритарных элементов, первый вход первого и второй, третий входы второго мажоритарных элементов соединены соответственно с первым входом четвертого мажоритарного элемента и шестым, седьмым входами мажоритарного модуля, особенность заключается в том, что в него дополнительно введены два мажоритарных элемента, первый вход третьего, второй и третий входы i-го мажоритарных элементов соединены соответственно с первым входом второго, вторым входом (5-i)-го и первым входом (7-i)-го мажоритарных элементов, выходы i-го и шестого мажоритарных элементов подключены соответственно к третьим входам (i+2)-го, (i+4)-го и седьмого мажоритарных элементов, а выходы (i+2)-го, пятого, первый вход и выход седьмого мажоритарных элементов соединены соответственно с вторыми входами (i+4)-го, седьмого мажоритарных элементов, первым входом и выходом мажоритарного модуля, j-й и пятый входы которого подключены соответственно к (j-1)-му входу первого и первому входу второго мажоритарных элементов.
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит мажоритарные элементы 11,…,17, причем первый, второй и третий входы элемента 1i соединены соответственно с первым, вторым входами элемента 15-i и первым входом элемента 17-i, выходы элементов 1i и 16 подключены соответственно к третьим входам элементов 1i+2, 1i+4 и 17, а выходы элементов 1i+2, 15, первый вход и выход элемента 17 соединены соответственно с вторыми входами элементов 1i+4, 17, первым входом и выходом мажоритарного модуля, j-й и (j+3)-й входы которого подключены соответственно к (j-1)-ым входам элементов 11 и 12.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы x1,…,x7 ∈ {0,1}. На выходе мажоритарного элемента 1m имеем и #, v, • есть соответственно сигналы на первом, втором, третьем входах этого элемента и символы операций Maj, ИЛИ, И. Таким образом, на выходе предлагаемого мажоритарного модуля получим
где Maj(x1,…,х7) есть мажоритарная функция семи аргументов x1,…,х7.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, при этом схема предлагаемого мажоритарного модуля проще, чем у прототипа, поскольку она имеет однородный аппаратурный состав и ее цена по Квайну равна 21.
Claims (1)
- Мажоритарный модуль, содержащий пять мажоритарных элементов, причем первый вход первого и второй, третий входы второго мажоритарных элементов соединены соответственно с первым входом четвертого мажоритарного элемента и шестым, седьмым входами мажоритарного модуля, отличающийся тем, что в него дополнительно введены два мажоритарных элемента, первый вход третьего, второй и третий входы i-го мажоритарных элементов соединены соответственно с первым входом второго, вторым входом (5-i)-го и первым входом (7-i)-го мажоритарных элементов, выходы i-го и шестого мажоритарных элементов подключены соответственно к третьим входам (i+2)-го, (i+4)-го и седьмого мажоритарных элементов, а выходы (i+2)-го, пятого, первый вход и выход седьмого мажоритарных элементов соединены соответственно с вторыми входами (i+4)-го, седьмого мажоритарных элементов, первым входом и выходом мажоритарного модуля, j-й и пятый входы которого подключены соответственно к (j-1)-му входу первого и первому входу второго мажоритарных элементов.
Publications (1)
Publication Number | Publication Date |
---|---|
RU2776922C1 true RU2776922C1 (ru) | 2022-07-28 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2809213C1 (ru) * | 2023-03-22 | 2023-12-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2281545C1 (ru) * | 2005-05-11 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2393527C2 (ru) * | 2008-05-19 | 2010-06-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Логический преобразователь |
US10394988B2 (en) * | 2014-02-20 | 2019-08-27 | Ecole Polytechnique Federale De Lausanne (Epfl) | Majority logic synthesis |
RU2700554C1 (ru) * | 2018-09-20 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2710877C1 (ru) * | 2019-03-13 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2281545C1 (ru) * | 2005-05-11 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Логический преобразователь |
RU2393527C2 (ru) * | 2008-05-19 | 2010-06-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Логический преобразователь |
US10394988B2 (en) * | 2014-02-20 | 2019-08-27 | Ecole Polytechnique Federale De Lausanne (Epfl) | Majority logic synthesis |
RU2700554C1 (ru) * | 2018-09-20 | 2019-09-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2710877C1 (ru) * | 2019-03-13 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2809213C1 (ru) * | 2023-03-22 | 2023-12-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2580801C1 (ru) | Мажоритарный модуль | |
RU2700554C1 (ru) | Мажоритарный модуль | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2542920C2 (ru) | Логический модуль | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2417404C1 (ru) | Логический преобразователь | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2703675C1 (ru) | Логический преобразователь | |
RU2776922C1 (ru) | Мажоритарный модуль | |
RU2248034C1 (ru) | Логический преобразователь | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2249844C2 (ru) | Логический модуль | |
RU2718209C1 (ru) | Логический модуль | |
RU2621376C1 (ru) | Логический модуль | |
RU2787336C1 (ru) | Пороговый модуль | |
RU2714216C1 (ru) | Пороговый модуль | |
RU2801792C1 (ru) | Мажоритарный модуль | |
RU2709664C1 (ru) | Пороговый модуль | |
RU2700552C1 (ru) | Мажоритарный модуль | |
RU2762545C1 (ru) | Мажоритарный модуль | |
RU2747107C1 (ru) | Мажоритарный модуль | |
RU2757821C1 (ru) | Пороговый модуль | |
RU2700556C1 (ru) | Логический преобразователь | |
RU2787339C1 (ru) | Мажоритарный модуль | |
RU2762544C1 (ru) | Умножитель по модулю пять |