RU2040115C1 - Преобразователь четырехразрядного двоичного кода в двоично-десятичный код - Google Patents

Преобразователь четырехразрядного двоичного кода в двоично-десятичный код Download PDF

Info

Publication number
RU2040115C1
RU2040115C1 RU93013036A RU93013036A RU2040115C1 RU 2040115 C1 RU2040115 C1 RU 2040115C1 RU 93013036 A RU93013036 A RU 93013036A RU 93013036 A RU93013036 A RU 93013036A RU 2040115 C1 RU2040115 C1 RU 2040115C1
Authority
RU
Russia
Prior art keywords
converter
elements
output
binary
majority
Prior art date
Application number
RU93013036A
Other languages
English (en)
Other versions
RU93013036A (ru
Inventor
А.А. Митрохин
В.Ф. Хохлов
Е.М. Борисов
А.И. Гришин
Original Assignee
Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола filed Critical Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority to RU93013036A priority Critical patent/RU2040115C1/ru
Application granted granted Critical
Publication of RU2040115C1 publication Critical patent/RU2040115C1/ru
Publication of RU93013036A publication Critical patent/RU93013036A/ru

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах отображения цифровой информации. Преобразователь четырехразрядного двоичного кода в двоично-десятичный код обеспечивает расширение функциональных возможностей с одновременным упрощением схемного решения, что достигается включением в состав преобразователя мажоритарных элементов 1,3,4,7, входы которых связаны с управляющими входами преобразователя, а выходы через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5,6,8 обеспечивают выдачу двоично-десятичной информации на выходе преобразователя. Тем самым данный преобразователь обеспечивает в отличие от существующих формирование как первой тетрады двоично-десятичного кода, соответствующей разряду единиц десятичного числа, так и младшего разряда второй тетрады, соответствующей разряду десятков десятичного числа, что позволяет использовать данный преобразователь в схемах индикации для управления работой двух десятичных цифровых индикаторов. 1 табл. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах отображения цифровой информации.
Известны преобразователь двоичных чисел в двоично-десятичный код, содержащий двоично-десятичные сумматоры, включающие в себя разделенные на тетрады сумматоры коррекции и двоичные сумматоры, а также группу разрядных преобразователей (авт. св. СССР N 1481897), и преобразователь двоичного кода в двоично-десятичный, содержащий регистры, блок управления вычитанием, сумматор, коммутатор, шифраторы и блок дешифрации (авт. св. СССР N 1330762).
Указанные преобразователи имеют сложную схемную реализацию и не обеспечивают полного преобразования входной информации, что требует введения дополнительных каскадов преобразования при необходимости полного использования входной двоичной информации.
Наиболее близким к изобретению техническим решением является четырехразрядный преобразователь двоичного кода в двоично-десятичный (авт. св. СССР N 1172019), содержащий три элемента НЕ и три элемента И, подключенные к управляющим входам, и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, обеспечивающие выдачу выходной информации. Это устройство при преобразовании входной информации не учитывает состояние старшего разряда двоичного кода для двоичных чисел, десятичный эквивалент которых превышает число девять, что при использовании данных преобразователей в схемах управления цифровыми индикаторами приводит к необходимости на каждый десятичный разряд иметь свой преобразователь.
Технический результат изобретения предполагает расширение области применения преобразователя и достигается тем, что в преобразователь четырехразрядного двоичного кода в двоично-десятичный код, содержащий первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, введены первый, второй, третий и четвертый мажоритарные элементы, при этом управляющий вход первого разряда напрямую подключен к первому выходу преобразователя, управляющий вход второго разряда подключен к первым входам первого мажоритарного элемента, первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход третьего разряда подключен к вторым входам первого и четвертого мажоритарных элементов, управляющий вход четвертого разряда подключен к первым входам второго и третьего мажоритарных элементов и четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход первого мажоритарного элемента и вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к плюсовой шине питания, третьи входы второго, третьего и четвертого мажоритарных элементов подключены к минусовой шине питания, выход первого мажоритарного элемента соединен с вторым входом второго мажоритарного элемента, выход которого соединен общей связью с вторыми входами третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и пятым выходом преобразователя, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму входу третьего мажоритарного элемента, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенного выходом к первому входу четвертого мажоритарного элемента, выходы третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют второй и четвертый выходы преобразователя, а выход четвертого мажоритарного элемента образует третий выход преобразователя.
Новизна предложенного преобразователя заключается в том, что он содержит четыре мажоритарных элемента, связанных с управляющими входами преобразователя и четырьмя элементами ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом в отличие от прототипа данный преобразователь имеет пять выходов, первые четыре из которых соответствуют двоичному эквиваленту младшего разряда десятичного числа (единицы), а пятый соответствует младшему разряду двоичного эквивалента второго разряда десятичного числа (десятки).
Анализ существующих устройств в области, к которой относится изобретение, свидетельствует об отсутствии в них признаков, сходных с отличительными признаками в изобретении, что позволяет сделать вывод о существенном отличии данного устройства от имеющихся.
На чертеже приведена функциональная схема предлагаемого преобразователя.
В состав преобразователя входят первый мажоритарный элемент 1, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, второй мажоритарный элемент 3, третий мажоритарный элемент 4, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, четвертый мажоритарный элемент 7 и четвертый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8. Управляющий вход первого разряда 2о напрямую подключен к первому выходу преобразователя 2о Ед, управляющий вход второго разряда 21 подключен к первым входам первого мажоритарного элемента 1, первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 6, управляющий вход третьего разряда 22 подключен к вторым входам первого и четвертого мажоритарных элементов 1 и 7, управляющий вход четвертого разряда 23 подключен к первым входам второго и третьего мажоритарных элементов 3 и 4 и четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8. Третий вход первого мажоритарного элемента 1 и вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 5 подключены к плюсовой шине питания. Третьи входы второго, третьего и четвертого мажоритарных элементов 3, 4 и 7 подключены к минусовой шине питания. Выход первого мажоритарного элемента 1 соединен с вторым входом второго мажоритарного элемента 3, выход которого соединен общей связью с вторыми входами третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и 8 и пятым выходом преобразователя 2о Дес. Выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 подключен к второму входу третьего мажоритарного элемента 4, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, подключенного выходом к первому входу четвертого мажоритарного элемента 7. Выходы третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и 8 образуют второй и четвертый выходы 21 Ед. и 23 Ед. преобразователя, а выход четвертого мажоритарного элемента 7 образует третий выход 22 Ед преобразователя.
Преобразователь функционирует следующим образом.
При поступлении на управляющие входы 20, 21, 22, 23 преобразователя кода двоичного числа состояние первого выхода 2о Ед преобразователя, соответствующего младшему разряду двоичного эквивалента первого разряда ("единицы") десятичного числа, однозначно соответствует состоянию входа 2о. Состояние остальных выходов, кроме состояния входов, определяется внутренней логикой работы преобразователя. При этом при поступлении на вход преобразователя двоичных чисел, десятичные эквиваленты которых соответствуют числам от 0 до 9, состояние пятого выхода 2о Дес. преобразователя будет нулевым, поскольку оно соответствует младшему разряду двоичного числа, эквивалентного второму разряду (десятки) десятичного числа. Состояние остальных выходов преобразователя в этом случае соответствует состоянию одноименных входов.
Например, при поступлении на вход двоичного числа 0101, десятичный эквивалент которого соответствует числу 5, единичное состояние управляющего входа 2о напрямую передается на первый выход 2о Ед. преобразователя. Нулевой сигнал с второго управляющего входа 21 поступает на первые входы мажоритарного элемента 1 и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 6, единичный сигнал с третьего управляющего входа 22 поступает на вторые входы мажоритарных элементов 1 и 7, а нулевой сигнал с четвертого управляющего входа 23 поступает на первые входы мажоритарных элементов 3 и 4 и элемента ИСКЛЮЧЕНИЕ ИЛИ 8. При этом, поскольку третий вход мажоритарного элемента 1 и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 5 подключены к положительной шине питания, что соответствует единичному сигналу, а третьи входы мажоритарных элементов 3, 4 и 7 подключены к минусовой шине питания, что соответствует нулевому сигналу, состояние выходов элементов схемы следующее: мажоритарных элементов 1 и 7 "1", мажоритарных элементов 3 и 4 "0", элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 5 "1", а элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и 8 "0". В этом случае состояние второго выхода 21 Ед. будет нулевым, третьего выхода 22 Ед. единичным, четвертого выхода 23 Ед. нулевым, т.е. соответствует состоянию входов 21, 22 и 23, а состояние пятого выхода 2о Дес. будет нулевым. Таким образом, состояние выходов преобразователя эквивалентно десятичному числу "05".
Если на вход преобразователя поступают двоичные числа, десятичный эквивалент которых соответствует числам с 10 до 15, состояние пятого выхода 2о Дес. будет единичным, а состояние остальных выходов соответствует двоичному эквиваленту младшего (единичного) разряда десятичного числа. Например, при поступлении на вход двоичного числа 1101, десятичный эквивалент которого соответствует числу 13, состояние первого выхода 2о Ед. преобразователя будет единичным, а состояние выходов элементов следующее: мажоритарных элементов 1, 3 и 4 единичным, мажоритарного элемента 7 нулевым, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 6 единичным, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 8 нулевым. Тогда состояния второго 21 Ед. и пятого 2о Дес. выходов преобразователя будут единичными, а третьего 22 Ед. и четвертого 23 Ед. нулевыми и в целом состояние выходов преобразователя эквивалентно десятичному числу "13".
В таблице приведены состояния выходов преобразователя для всех возможных состояний управляющих входов и соответствующий им десятичный эквивалент числа.
Предложенный преобразователь четырехразрядного двоичного кода в двоично-десятичный код обеспечивает более полное преобразование входной информации, поскольку обеспечивает однозначное соответствие между состояниями выходов и каждой из шестнадцати входных комбинаций двоичного кода. Тем самым в отличие от существующих устройств данный преобразователь обеспечивает не только формирование одной тетрады вторично-десятичного кода, соответствующей десятичным числам от 0 до 9, но и младшего разряда следующей тетрады, что создает возможность иметь на выходе информацию, соответствующую десятичным числам от 0 до 15.
Таким образом, данный преобразователь обладает более широкими функциональными возможностями, что позволяет, в частности, использовать в схемах индикации цифровой информации всего один преобразователь для управления двумя цифровыми индикаторами десятичного числа.

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ ЧЕТЫРЕХРАЗРЯДНОГО ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что он включает в себя первый, второй, третий и четвертый мажоритарные элементы, при этом управляющий вход первого разряда напрямую подключен к первому выходу преобразователя, управляющий вход второго разряда подключен к первым входам первого мажоритарного элемента, первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход третьего разряда подключен к вторым входам первого и четвертого мажоритарных элементов, управляющий вход четвертого разряда подключен к первым входам второго и третьего мажоритарных элементов и четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход первого мажоритарного элемента и вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к плюсовой шине питания, третьи входы второго, третьего и четвертого мажоритарных элементов подключены к минусовой шине питания, выход первого мажоритарного элемента соединен с вторым входом второго мажоритарного элемента, выход которого соединен общей связью с вторыми входами третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и пятым выходом преобразователя, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму входу третьего мажоритарного элемента, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенного своим выходом к первому входу четвертого мажоритарного элемента; выходы третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образауют второй и четвертый выходы преобразователя, а выход четвертого мажоритарного элемента образует третий выход преобразователя.
RU93013036A 1993-03-10 1993-03-10 Преобразователь четырехразрядного двоичного кода в двоично-десятичный код RU2040115C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU93013036A RU2040115C1 (ru) 1993-03-10 1993-03-10 Преобразователь четырехразрядного двоичного кода в двоично-десятичный код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU93013036A RU2040115C1 (ru) 1993-03-10 1993-03-10 Преобразователь четырехразрядного двоичного кода в двоично-десятичный код

Publications (2)

Publication Number Publication Date
RU2040115C1 true RU2040115C1 (ru) 1995-07-20
RU93013036A RU93013036A (ru) 1997-03-20

Family

ID=20138514

Family Applications (1)

Application Number Title Priority Date Filing Date
RU93013036A RU2040115C1 (ru) 1993-03-10 1993-03-10 Преобразователь четырехразрядного двоичного кода в двоично-десятичный код

Country Status (1)

Country Link
RU (1) RU2040115C1 (ru)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1172019 кл. H 03M 7/00, 1984. *
Авторское свидетельство СССР N 1481897, кл. H 03M 17/12, 1987. *

Similar Documents

Publication Publication Date Title
US4683548A (en) Binary MOS ripple-carry parallel adder/subtracter and adder/subtracter stage suitable therefor
Agrawal et al. On modulo (2 n+ 1) arithmetic logic
JPS595349A (ja) 加算器
EP0543517B1 (en) A circuit detecting the position of an extreme "1" bit in a binary number
US3753238A (en) Distributed logic memory cell with source and result buses
RU2040115C1 (ru) Преобразователь четырехразрядного двоичного кода в двоично-десятичный код
US6065028A (en) Multifunctional macro
Kumar Digital Technology: Principles and Practice
US3207888A (en) Electronic circuit for complementing binary coded decimal numbers
SU1513443A1 (ru) Устройство дл обработки данных
SU614435A1 (ru) Отсчетное устройство
RU2190928C2 (ru) Преобразователь формы кода
SU1273918A1 (ru) Устройство дл сложени - вычитани
SU922730A1 (ru) Устройство дл сложени и вычитани
SU868766A1 (ru) Микропрограммный процессор
JPH0381175B2 (ru)
SU593211A1 (ru) Цифровое вычислительное устройство
SU1401448A1 (ru) Устройство дл реализации булевых симметричных функций
SU898609A1 (ru) Преобразователь напр жение-код с коррекцией динамической погрешности
JPS6126135A (ja) 浮動小数点デ−タ変換回路
SU696450A1 (ru) Устройство дл сложени в избыточной двоичной системе счислени
SU1008731A1 (ru) Вычислительное устройство
SU985781A1 (ru) Сумматор в коде "М из N
SU842798A1 (ru) Устройство дл сложени и вычитани
SU1034175A1 (ru) Преобразователь кода в частоту