SU985781A1 - Сумматор в коде "М из N - Google Patents

Description

(5) СУММАТОР В КОДЕ М ИЗ N

1

Устройство относитс  к вычислительной технике и предназначено дл  сложени  чисел, представленных в коде И из N.

Известен сумматор, работающий в п терично-двоичном коде, содержащий первую и вторую группы входов дл  ппдачи первой и второй групп параллельных сигналов, представл ющих дес тичные цифры в соответствии с нормальной числовой формой записи. Преобразующее устройство состоит -из большого числа злементов И и ИЛИ и осуществл ет преобразование сигналов с первой и второй групп входов из двоично-дес тичной системы -в п терично-двоичную . Матрица сумматора, содержаща  емкостные элементы дл  селективной св зи выходов элементов И и ИЛИ, предназначена дл  получени  сигналов суммы 1 .

. Недостатком данного устройства  вл етс  большое количество обррудо- вани .

Известен дес тичный двухразр дный сумматор в коде 2 из 5, содержащий блок местного управлени , преобразователи кодов операндов младшего и старшего разр дов, матрицы сложени  младшего и старшего разр дов, блок коррекции младшего и старшего , разр дов, блоки переносов младшего и старшего разр дов соответственно, ши(ч}атор младшего разр да, блоки вы10 дачи старшего разр да суммы С2,

Недостатком указанного сумматора  вл етс  малое быстродействие.

Наиболее близким к предлагаемому  вл етс  двухразр дный сумматор в

Claims (3)

15 коде М из N, младший разр д которого содержит блок выдачи суммы, шифратор,блрк контрол , матрицу сложени , блок переноса, причем выходы блока выдачи суммы соединены с выход20 ными шнами устройства, первый и второй выходы блока контрол  соединены с первым и вторым входами блока выдачи суммы соответственно, выходы шиф 3 ратора соединены с третьей группой входов блока выдачи суммы, перва  и втора  группы входов матрицы сложени  соединены с входными шинами устройства, перва  и втора  группы входов блока контрол  соединены с входными шинами, выходы матрицы сложени  соединены с входами шифратора и блока переноса, выходы блока переноса соединены с выходными, шинами устройства 3. Недостатком известного сумматора  вл етс  невысокое быстродействие вследствие необходимости прохождени  входных сигналов последовательно через три блока до образовани  кодового слова результата на выходных шинах устройства. Цель изобретени  - повышение быстродействи  сумматора в коде М из из N. Поставленна  цель достигаетс  тем что в сумматоре в коде М из N, содержащем матрицу сложени , блок контрол  и блок выдачи суммы, причем перва  и втора  группы входов матрицы сложени  соединены соответственно с шинами первого и второго слагаемых устройства, перва  и втора  гру пы входов блока контрол  соединены соответственно с первой и второй шинами контрол  устройства, а первый и второй выходы блока контрол  подключены соответственно к первому и второму управл ющим входам блока выдачи суммы, выходы которого  вл ютс  группой выходов суммы устройства перва  группа выходов матрицы сложени  соединена с первой группой информационных входов блока выдачи сум мы, а втора  группа выходов матрицы сложени   вл етс  группой выходов переноса устройства, причем матрида сложени  состоит из многовходовых элементов И, имеющих по Мч-1 идентич ных, но гальванически независимых вы ходов, i-е выходы элементов И матри цы сложени  (t.4 i М), которые соот ветствуют одинаковым разр дам кодовых слов результатов, содержащим единицы, соединены с соответствующими i-ми выходами первой группы выходов матрицы сложени , (М+1)-е выходы элементов И матрицы сложени  которые соответствуют одинаковым пе реносам 8 старший разр д, соединены С соответётвущйми выходами второй группы выходов матрицы сложени . 1 На фиг. 1 представлена блок-схема сумматора в коде М из на фиг, 2 - схема матрицы сложени  дл  кода 2 и 4 при основании системы счислени  р. Устройство ..содержит блок 1 выдачи суммы, матрицу 2 сложени  и блок 3 контрол . Выходы блока 1 соединены с выходами суммы Ц, первый и второй выходы блока 3 соединены с первым и вторым управл ющими входами блока 1 соответственно , перва  .группа выходов блока 2 соединена с первой группой информационных входов .блока 1, перва  и втора  группы входов блока 2 соединены с шинами 5 и 6 первого и второго слагаемых устройства, перва  и втора  группы входов блока 3 соединены с шинами 7 и 8 контрол  устройства , втора  группа выходов блока 2  вл етс  группой выходов переноса 9 устройства. Устройство также содержит элемент И 1 О. Блок 1 выдачи суммы представл ет собой группу из N трехвходовых элементов И, где N - количество разр дов кодового слова Входы каждого элемента И подключены к соответствующим входам блока 1. Выходы элементов И  вл ютс  выходами блока 1 . 1-4. . Матрица 2 сложени  представл ет собой матрицу многовходовых элементов И, Количество входов элемента М равно 2 М, Входы элементов И матрицы 2 соединены с определенными шинами кодов слагаемых согласно выбранному алфавиту. Шины кодов слагаемых соединены с входами матрицы 2, Каждый элемент И матрицы 2 имеет по М+1 идентичных, но гальванически независимых выходов. Такой элемент может -представл ть, например , группу из М+1 многоэмиттерных транзисторов, i-e выходы элементов И матрицы 2 (1 i Н), которые соответствуют одинаковым разр дам кодовых слов результатов, содержащим едийицы, соединены шинами с соответствующими 1-ми выходами первой группы выходов матрицы 2, образу  при этом так называемый проводной шифратор в коде М из N, В качестве примера на фиг. 2 показана коммутаци  выходов элементов И матрицы 2, позвол юща  получить на выходах первой группы выходов этого блока сигналы, соответ.ствующие следующему алфавиту: 0-0011, 1-0101, 2-1001, 3-ОПО, где 0-й разр д кодового слова крайний справа. М+1-е выходы элементов И матрицы 2, которые соответствуют одинаковым переносам в старший разр д, соединены шинами с соответствующими (по или П1) выходами второй группы выходов матрицы 2. Значени  слагаемых , которые в виде кодовых слов поступают на входы элементов И, наход щихс  на пересечении соответствующих координат, приведены в ква ратных скобках (сами входы не показаны ) . Блок 3 контрол  представл ет собой схему контрол  дл  кода М из N (полный дешифратор или пороговую схему), на входы которой подаютс  кодовые слова, представл ющие собой обратные коды слагаемых. Устройство работает следующим об разом. Слагаемые в коде М из N поступают на матрицу 2 сложени . Одновре менно обратные коды слагаемых посту пают на блок 3 контроле. По вление нескомпенсированной ошибки приводит или к по влению сигналов на выходах сразу нескольких элементов И матрицы 2 сложени , или к отсутствию си|- налов на их выходах, В первом случа отсутствует разрешающий сигнал на в ходе соответствующей схемы контрол  (вход щей в состав блока 3 кон-ьрол  В обоих случа х на выходах сумматора сигналы результата отсутствуют. Если в кодовых словах слагаемых длиной N будет точно М .единиц, то с выходов матрицы 2 сложени  сигналы поступают на соответствующи входы первой группы информационных входов блока 1 выдачи суммы, одновременно на первый и второй управл  ющие входы этого блока поступают сигналы с выходов блока 3 контрол , С выходов блока 1 выдачи суммы сигналы , соответствующие результату (закодированному матрицей 2 сложени  в коде М из N) сложени , поступают на выходы суммы устройств Рассмотрим работу матрицы, изображенной на фиг. 2, на конкретном примере. При сложении чисел 1 (код 0101) и 2 1код 1001) срабатывает, например, элемент 10. Сигналы с выходов этого элемента поступают на выходы первой группы выходов матрицы сложени , соответствующие 1-му и 2-му разр дам кодового слова суммы в данном разр де, и на выход второй группы выходов матрицы сложени , соответствующий переносу нул  в разр д. Положительный эффект от внедрени  предлагаемого устройства заключаетс  в повышении быстродействи , так как в данном устройстве сигналы до получени  результата сложени  проход т через два блока, а в прототипе через три блока. Формула изобретени  Сумматор в коде М из N, содержащий матрицу сложени , блок контрол  и блок выдачи суммы, причем перва  и втора  группы входов матрицы сложени  соединены соответственно с шинами первого и второго слагаемых устройства, перва  и втора  группы входов блока контрол  соединены соответственно с первой и второй шинами контрол  устройства, а первый и второй выходы блока контрол  подключены соответственно к первому и второму управл ющим входам блока выдачи суммы, выходы которого  вл ютс  группой выходов суммы устройства , отличающийс  тем, что, с целью повышени  быстродействи  сумматора, перва  группа выходов . матрицы сложени  соединена с первой группой информационных входов блока выдачи суммы,..а втора  группа выходов матрицы сложени   вл етс  группой выходов переноса устройства, причем матрица сложени  состоит из многовходовых элементов И, имеющих по Hfl идентичных, но гальванически независимых выходов, i-e выходы элементов И матрицы сложени  (1 i М) , которые соответствуют одинаковым разр дам кодовых слов результатов , содержащим единицы, соединены с соответствующими i-ми выходами первой группы выходов матрицы сложени , (М+1)-е выходы элементов И матрицы сложени , которые соответствуют одинаковым .переносам в старший разр д, соединены с соот- , ветствующими выходами второй группы Л выходов матрицы сложени .

Источники информации, прин тые во внимa eгпpи экспертизе

U Патент США (Р ЗЗОВгв, кп« 235-17t опублик, 1971.

2.Авторское свидетельство СССР № , кл. G 06 F 7/5Q 1968.

3.Авторское свидетельство СССР № 798828, кл. G 06 F 7/50, 1978

(прототип).

t/ef

(Pu,l