SU898609A1 - Преобразователь напр жение-код с коррекцией динамической погрешности - Google Patents

Description

I

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано в преобразовател х напр жение-код при повышенных требовани х по быстродействию и точности.

Известны преобразователи напр жение-код (пик) поразр дного кодировани , выполненные на регистрах и логических элементах, осуществл ющие параллельную и последователь 1ую коррекцию динамической ошибки ijj.

В таких ППК в общем случае в каждом разр де допускаетс  внесение динамических погрешностей, меньших прин той дискретности преобразовани , так как эти погрешности без ослаблени  вход т в обш.ую погрешность преобразовани . Поэтому длительность тактов таких ПИК поразр дного кодировани  выбираетс  равной наибольшей длител1 ности, обеспечивающей допустимую ( меньшую дискретности динамическую погрешность преобразовани .

ЧТО приводит к недостаточному быстродействию ПИК при небольшой точности преобразовани .

Наиболее близким к изобретению по технической сущности и достигаемому результату  вл етс  преобразователь напр жение-код с коррекцией динамической погрешности, содержащий регистры кода положительного и отрицательного числа, логические элементы,

10 сумматор, нуль-орган и бипол рный преобразователь код-напр жение f 2 .

В этом устройстве быстродействие и точность преобразовани  наход тс  в противоречии, так как дл  обес15 печени  более точной коррекции требуетс  увеличение длительности такта.

Цель изобретени  - повышени быстродействи  и точности преобразовани .

20

Цель достигаетс  тем, что в преобразователе напр жение-код с коррекцией динамической погрешности, содержащем нуль-орган, эталонные источНИКИ -напр жений положительной и отрицательной пол рностей, регистр кода положительного числа, регистр кода отрицательного числа, распределитель тактовых импульсов, логические элементы и бипол рный преобразователь код-налр жение на резистивной матрице, имеющей дл  каждого разр да два входа, каждый из которых через соответствующий ключ соединен с эталонными источниками напр жени  положительной и отрицательной пол рности , один вход триггера каждого разр да регистра кода положительного числа соединен через элемент совпадени  с выходом инвертора, вход которого подключен к выходу нуль-органа , и с шиной сигнала первого полутакта соответствующего разр да распределител , тактовых импульсов, другой вход триггера каждого разр да кода положительного числа соединен через элемент совпаде ш  с шиной сигнала второго полутакта соответствующего разр да распределител  тактовых импульсов и выходом нуль-органа, один вход триггера каждого разр да регистра кода отрицательного числа соединен через элемент совпадени  с выходом нуль-органа и шиной сигнала первого полутакта соответствующего разр да распределител  тактовых импульсов, другой вход триггера каждого разр да регистра кода отрицательного числа подключен через элемент совпадени  к выходу инвертора и шине сигнала второго полутакта соответствующего разр да распределител  тактовых HMnynbcoSj выход триггера каждого разр да регистра кода положительного числа соединен со входом управлени  первого ключа соответствующего разр да, а выход триггера каждого разр да регистра кода отрицательного числа соединен со входом управлени  второго ключ

соответствующего разр да преобразовател  код-напр жение, при этом кодовые шины регистров кода положительного и отрицательного чисел, подключены к соответствующим входам сумматора .

На чертеже изобаржена структурна  блок-схема, преобразовател  напр жение-код с коррекцией динамической погрешности.

Устройство содержит нуль-орган 1 , вход которого соединен с шиной 2 входного сигнала, гиздключенпой к бипол рному преобразователю код-напр жение , выполненному на резистивной матрице 3, ш- еющей дл  каждого разр да по два ключа 4 и 5, , первые из которьгх подключешз к регистру 6 кода положительного числа, а вторые - к регистру 7 кода отрицательного числа. Регистры 6 и 7 построены соответственно на триггерах и , . Первые входы триггеров ка;{сдого разр да регистра 6 кода пололштельного числа через соответствт,пощие элементы 10, совпадени  ка}кдо1о разр да подключены к выходу инвертора 11, подключенного к выходу нуль-органа 1, а первые входы триггеров , pen-iCTpa 7 через соответствующие элементы 12 совпадени  подключены к В 1ходу нуль-органа 1, вторые входы триггеров через элементы совпадени  подключены к выходу нуль-органа 1 , а вторые входы триггеров 9/( через элементы совпадени  подключены к выходу нгпзертора 1 1 . Вторые входы элементор 10 и совпадени  подключе Ш к ши}1ам сигнала первого полутакта соотвстствукщего разр да распределител  16 тактовых им .пульсов; вторые входы элементов 1 , и 14 i ,, совпа,цени  подключены к шинам , сигнала второго полутакта соответствующего разр да распределител  16 тактовых импульсов; выходы 18 и ,у, триггеров

18 и 9

7 , соответственно регистров 6 и 7 пололштельпого и отрицательного чисел подключены ко входам управлени  соответствующих ключей 4, и 5 и при этом кодовые шины регистров 6 и 7, соответствз.тощие вы ходам и их тригтеров, подключены к сумматору 20, на выходах которого по вл етс  выходной код; эталонные источники 21 и 22 напр жений поло/кительной и отрицательной -пол рности подключены к соответствующим ключам 4( и 5 /, .

Преобразователь работает следующим образом.

Claims (2)

1. По команде Исходное состо ние все регистры устанавливаютс  в исходное состо ние, фиксиру  коды нулей. При этом резисторы 23 каждого разр да через соответствующие контакты соединены с эталонными источниками 21 и 22 разных знаков, вследствие чего каждый разр ; резистивной матрицы 3 формирует напр жение, равное нулю. По команде Пуск начинаетс  преобразование входного снгнала. Если на вход ПНК подано отрицательное напр жение, то нуль-орган 1 подает на элементы совпадеш-1 , св занные с входами включе1ш  триггеров 9, разр дов регистра 7 кода отрицательного числа, сигнал разрешени  на прохо сдение сигналов с шин 15 сигналов первых полутактов разр дов распределител  16 тактовых импульсов. При этом в первом полутакте первого такта включаетс  триггер 9j первого разр да регистра 7 кода отрицательного числа, который своим сигналом соедин ет соответствующий резистор 23 первого разр да с эталонным источником 21 напр жени  положительной пол рности вследствие чего оба резистор 23 первого разр д матрицы 3 оказываютс  подключен1-1ыми в параллель к эталонному источнику 2 и формируют компенсирующее положительное напр жение, равное текущему значению веса старшего разр да, которое измен етс  из-за переходных процессов, вызванных включением разр дов . К началу второго полутакта первого такта нуль-орган может находитьс  в двух состо ни х: либо его состо ние сохран етс , либо знак сиг нала на его выходе измен етс  на обратный . В первом случае сигнал второ го полутакта первого такта не проходит на вход сброса триггера 9 перво го разр да регистра 7 кода отрицател ного числа в исходное состо ние, так как он должен проходить через элемент 14i совпадени , один из входов которого подключен к выходу инве тора 1, соединенного своим входом с выходом нуль-органа 1, а сигнал на выходе инвертора 11 в этом случае имеет значение нуль. Сигнал второго полутакта проходит на вход сброса в исходное состо ние триггера 8. пер вого разр да регистра 6 кода положительного числа, так как элемент 13 совпадени , соединенный с этим входом подключен к выходу нуль-органа Г имеющего состо ние 1, но это не измен ет состо ние триггера 8 . В этом случае триггер 9 первого разр да регистра 7 кода отрицательного числа зафиксирует код 1, а триггер 8 первого разр да регистра 6 кода положительного числа сохран ет-свое исходное состо ние и фиксирует код О. Если к началу второго полутакта состо ние нуль-органа 1 измен етс  по сравнению с его состо нием в первом полутакте, то инвертор 11, подключеш-аш к выходу нуль-органа 1 , формирует сигнал, разрешающий прохождение сигналов вторых полутактов на входы сброса в исходное состо ние триггеров , разр дов регистра 7 кода отрицательного числа. Тогда сигнал второго полутакта первого так та зстанавливает триггер 9, первого разр да регистра 7 кода отрицательного числа в исходное состо ние, а триггер 8 первого разр да регистра б кода положительного числа сохран ет свое исходное состо ние. В этом случае первые разр ды регистров кодов отрицательного и пoлoжIiтeльнoгo чисел фиксируют коды О. В последующих тактах ПНК работает аналогичным образом: в начале первого полутакта каждого такта включаетс  триггер 9j соответствующего разр да регистра 7 кода отрицательного числа, если нульорган 1 находитс  в состо нии 1, или регистра б кода положительного числа, естш инвертор П, соединенный с выходом нуль-органа 1,, имеет состо ние при включении триггера соответствующего разр да регистра 7 кода отрицательного числа формируетс  положительное опорное напр жение данного разр да, а при включении триггера 8 , регистра 6 кода положительного числа форшфуетс  отрицательное опорное напр жение данного разр да , В результате преобразовани  формируетс  п-разр дный код отрицательного числа и п-разр дный код положительного числа, поступающие на сумматор 20. Моделирование процесса преобразовани  данного ПНК показывает, что при использовании одних и тех же элементов дан1-1ьш ПНК позвол ет увеличить скорость преобразовани  в несколько раз без ухудшени  точности преобразовани . Формула изобретени  Преобразователь напр жение-код с коррекцией .тщнамической погрешности, содержащий нуль-орган, эталонные источники напр жений положительной 7 и отрицательной пол рности, регистр кода положительного числа, регистр кода отрицательного числа, распределитель тактовых импульсов, логические элементы и бипол рный преобразователь код-напр жение на резистивной матрице, имеющей дл  каждого разр да два входа, каждый из которых через соответствующий ключ соединен с эталонными источниками напр жени  положительной и отрицательной пол рности otлич, ающийс  тем, что, с целью повышени  быстродействи  и точности преобразовани  в нем, один вход триггера каждого разр да регист ра кода положительного числа соединен через элемент совпадени  с выходом инвертора, вход которого подключен к выходу нуль-органа, и с шиной сигнала первого полутакта соответствующего разр да распределител  такто вых импульсов, другой вход триггера каждого разр да кода положительного числа соединен через элемент совпаде ни  с шиной сигнала второго полутакта соответствующего разр да распреде лител  тактовых импульсов и выходом нуль-органа, один вход триггера кажд го разр да регистра кода отрицательн го числа соединен через элемент совпадени  с выходом нуль-органа и ши09 ной сигнала первого полутакта соответ- ству}ощего разр да распределител  тактовых импульсов, другой вход триггера каждого разр да регистра кода отррщательного числа подключен через элемент совпадени  к выходу инвертора и шине сигнала второго полутакта соответствующего разр да распределител  тактовых импульсов, выход триггера каждого разр да регистра кода положительного числа соединен со входом управле1да  первого ключа соответствующего разр да, а выход триггера каждого разр да регистра кода отрицательного числа соединен со входом управлени  второго ключа соответствующего разр да преобразовател  код-напр жение, при этом кодовые шины регистров кода положительного и отрицательного чисел подключены к соответствующим входам сумматора. Источники информации, прин тые во внимание при экспертизе 1.Цифровые электроизмерительные приборы. Под ред. В.М. Шл ндина, М.. Энерги , 1972, с. 336, рис. 9-8.
2. 2.Островерхое В.В. Динамические погрешности аналого-цифровых преобразователей . Л., Энерги  , 1975, с. 52, рис. 3-1 (прототип).

   X

   J9Э

   &

   k A

   и%

   ч

   t

   м

   «

   KJ

   «

   t-

   i

   --0 S

   ie.

   rraK

   te

   %3t

   ,tfi

   t

   CH

   let