SU1492478A1 - След щий аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при разработке аппаратных средств аналого-цифровых устройств, вычислительных систем, систем управлени  и позвол ет уменьшить избыточность измерений и регулировать погрешность преобразовани  в темпе измерений, тем самым расширить область использовани  устройства. Последнее достигаетс  за счет введени  в след щий аналого-цифровой преобразователь, содержащий компаратор 1, блок 2 управлени , реверсивный счетчик 4, цифро-аналоговый преобразователь 3, блока 6 настройки. Введение данного блока позвол ет сигнализировать о необходимости съема информации, при отличии ее от ранее выданной на заранее заданную величину. 1 з.п.ф-лы, 3 ил.

Description

4

со Is: 4;

00

rz-rrrr:::I

.код

еьёи lomof ftofvaffp

-Ч1/,

Изобретение (ттиоситсл к ПР.ГЧИСЛИ- тельной технике и м(1жет быт), исмюль- зовано при рачработке апнараччн.к средств ана: оговьгх вычислительных систем, а также ус-тр(м и тн антомати- чированньгх систем viipaRiieimH.

Цель изобретени  - расигиреиие области использовани  за счет нозмож- ности регулировки norpeiunocTH преобразовани  в темпе измерени .

На фиг. 1 представлена функщю- нальна  схема преобразовател ; на фиг. 2 - функциональна  схема блока сравнени  кодов (д-ч  п 4) ; на фиг. 3 - функщюнальна  схема элемента неравнозначности.

Преобразователь содержит компаратор 1, блок 2 управлени , цифроанало- говый преобразователь (11АП) 3, реверсивный счетчик 4, генератор 5 тактовых импульсов и блок 6 настройки. Блок 6 настройки выгихчнен на блоке 7 сравнени  кодов, регистре 8 команд, дешифраторе 9, буферном регистре 10, блоке 11 элементов И и формирователе 12. Блок 2 упраштени  вьтсшнен на первом 13 и втором 14 элементах И и формирователе 15. Блок 7 сравнени  кодов выполнен на элементах ШП- 16 i- 16, элементах И , и элементах неравнозначности. Элемент 18 неравнозначности вьптолнен на элементах И 19 и 20, элементе ШШ 21.

Аналого-цифровой преобразователь работает сле дующим образом.

В с оставе ЦДП 3 имеетс  группа масштабирующих резисторов, величина которых пропорциональна последовател мости чисел, представл ющих собой целые степени основани  2. Эти резисторы подключанпч-.  к первому входу компаратора 1 с помощью электронных ключей, которые управл ютс  сигналами, поступающими с выходов реверсивного счетчика 4. На второй вхо компаратора 1 подаетс  входной аналоговый сигнал. В качестве компаратора используетс  усилитель, на выходе которого формируетс  разность величины входного сигнала и сигнала обратной св зи, поступающего с выходов ILMl 3. В зависимости от знака величины рассогласовани  на выходе формироватеп  15 блока 2 управлени  вырабатываиггс  сигналы, открывающие первый элемент И 13 или втор о 11 элемент И 14 блока 2 управлени . Сиг чалы с генератора 5 добавл ютс  iL iH вычитаютс  из сл)де|1478

ЖИМ1И 1) pfiiei cnnHor j счетчика 4 д() тех пор, пока рачиость между ходр{,1м сиг- нш1ом и спгнгиюм обратной св зи на выходе компаратора 1 не станет меньше уровн  чувстнптельности блока уп- ранпени . На регистр 8 комаш поступает команда, котора  после деишфра- тора 9 поступает позиционно на блок ;

Q 7 и определ ет порог erci срабатывани . При превышении порога на выходе блока 7 по вл етс  сигнал, который с помощью формировател  12 выдает на выход устройства сигнал готовности

5 к съему информаш и потребителем. Сигнал съема информации сбрасывает готовность и открывает блок 11 элементов И, что обеспечивает подачу цифрового кода с выходов реверсивноQ г о счетчика на входы буферного регистра 10 и на выходную щи ну устройства . Далее происходит сравнение содержимого реверсивного счетчика 4 с новым значением буферного регист5Ра 10.

Рассмотрим функционирование 4-разр дного блока 7 (фиг. 2). Если требуетс  на выходную ишну устройства подать ll фpoвoй код лишь при его изQ менении в двух старших разр дах, то с дещифратора 9 на элемент ИЛ1-1 16 подаетс  единичный сигнал. Он поступает на первые входы элементов И 17, и 17(j. Тогда при несовпадени х кодов буферного регистра и реверсив- ног о счетчика в одном из старших разр дов (или одновременно в двух) е-диничный сигнал с поразр дных элементов 18} или (и) 18 неравнозначности поступает на вторые входы элементов И 17} и 17, и на вьЪсоде блока 7 (выход елемента ИЛИ 16) по вл етс  единичный сигнал, которьш поступает на формирователь 12.

Одноразр дный элемент 18 нерав- нозначности представлен на фиг. 3. На выходе элемента И 19 единичное значение сигнала, когда на буферном регистре нулевое значение, а на реверсивном счетчике - единичное. На i

выходе элемента И 20 единичное значение сигнала, когда на буферном регистре единичное значение, а на реверсивном счетчике - нулевое. Следовательно , на выходе элемента ИЛИ 21

В единичное значение сигнала только при несовпадении двоичных, кодов на входе одноразр дного элемента 18 не-, равнозначности.

5

0

, W срорн г Фиг.г

21

I

I 19 20 I

фиг.

Claims (1)

1. Ф о р м у л а и з о б р е т е н и я

   1. Следящий аналого-цифровой преобразователь, содержащий последовательно соединенные компаратор, блок управления, реверсивный счетчик и цифроаналоговый преобразователь, выход которого соединен с первым входом компаратора, второй вход которого является первой входной шиной, а второй вход блока управления соединен с выходом генератора тактовых импульсов, о т л и ч а ю щ и й с я тем, что, с целью расширения области использования за счет возможности регулировки погрешности преобразования, введен блок настройки, выполненный на регистре команд, дешифраторе, блоке сравнения кодов, буферном регистре, блоке элементов И и формирователе, первый вход которого соединен с выходом блока сравнения кодов, второй вход объединен с управляющими входами блока элементов И, буферного регистра и является второй входной · шиной, а выход формирователя является шиной Готовность, информационные входы блока элементов И объединены с соответствуюгцгми первыми входами блока сравнения кодов и подключены к соответствующим выходам реверсивного счетчика, вторые rxohm блока сравнения кодов соединены с соответствующими выходами буферного регистра, входы которого соединены с соответствующими выходами блока элементов И и являются выходной шиной, третьи входы блока сравнения кодов соединены

   10 с соответствующими входами дешифратора, входы которого соединены с соответствующими выходами регистра команд, входы которого являются шиной Задание кода.

   17 2. Преобразователь по п. 1, о τ- η и ч а ю щ и й с я тем, что блок · сравнения кодов выполнен на η элементах неравнозначности, где η число разрядов реверсивного счетчика, 2Q η элементах И и η элементах ИЛИ, первые и вторые входы элементов неравнозначности являются первыми и вторыми входами блока соответственно, а выходы соединены с первыми вхо25 дамп соответствующих элементов И, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого является выходом блока, первые входы элементов ИЛИ с вто3Q рого по n-й яачяются соответствующими третьими входами блока, первый из которых соединен с вторыми входами первого элемента И и второго элемента ИЛИ, выходы, элементов ИЛИ с второго по (п-1)-й соединены с вторыми ³⁵ входами последующего элемента ИЛИ и вторыми входами соответствующих элементов И, второй вход η-го элемента И соединен с выходом η-го элемента ИЛИ.

   Фиг.1

   149 24 78 (риг.З