SU1322475A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к измерительной и вычислительной технике. Целью -изобретени   вл етс  расширение области применени  за счет расширени  диапазона преобразуемых сигналов и повышение точности измерени . Преобразователь содержит источник опорного напр жени , р д последовательно включенных кодирующих каскадов , каждый из которьк состоит из компаратора, сдвоенного двухпозици- онного переключател  и блока взвешенного суммирова1ш , последний каскад состоит только из компаратора, а также дополнительно введенные в него входной аналоговый переключатель, аналоговое запоминающее устройство, блок формировани  сигналов управле-. ни , четыре регистра, регистр сдвига , сумматор, дешифратор и два циф- роаналоговых преобразовател . 2 з.п. ф-лы, 4 ил. С/)

Description

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано в различных информационно-измерительных системах

Цель изобретени  - расширение области прш-5енени  за счет расширени  диапазона преобразуемых сигналов и повьш1ение точности преобразовани .

На фиг,1 изображена функциональна  схема аналого-цифрового преобразовател ; на фиг.2 - пример выполнени  блока взвешенного суммировани ; на фиг.З - пример выполнени  блока формировани  сигналов управлени ; на фиг.4 временна  диаграмма, по сн - юща  работу преобразовател ,

I

Преобразователь содержит Jj кодирующих каскадов, каждый из которых состоит из компаратора 1,- 1,, сдво-- енного двухпозиционного переключател ( блока 3,-3ц,, взвешенного суммировани  и .выходов 4,- 41 компараторов , а также в преобразователь вход т аналоговое запоминающее устройство 5; входной аналоговый переключатель 6, ШИР1Ы 7 измер емого сигнала , 8 Режим преобразовани , 9 Пуск, 10 уставки кода среднего значени  измер емого сигнала,, 11 уставки кода динамического диапазона измер емого сигнала и 12 записи границ диапазона преобразовани , блок 13 формировагп   сигналов управлени , первьп регистр 14 кода уставки среднего значени  измер емого сигнала, второй регистр 15 кода уставки динамического диапазона измер емого сиг- нг1ла5 регистр 16 сдвига, сумматор 17, четвертый регистр 8 кода измер емого сигналаJ третий рег истр 19 скорректированного кода уставки среднего значени  измер емого сигнала,, первый цифроаналоговый преобразователь 20 кода скорректированной уставки среднего значени  измер емого сигнала в опорное напр жение дл  вто рых входов компараторов, второй цифроаналоговый преобразователь 21 кода 7/ставки динамичеслсого диапазона измер емого с1-1гнала в опорное напр - жепие ) блоков взвеишнног о суммировани , источник 22 опорного напр жени  , дешифратор 23, выходна  шина 24 шины 25 Готовность кода. н 26 нулевого потенциала.

Блок 3 3. взвешенно1 О сз ммированик соетои.т из операцион.мого усилител  27 с резистором 28 обратной св зи и

третьим 29 5 вторым 30 и первым 31 резисторами (фиг.2), Блок.13 формировани  сигналов управлени  (фиг„3) содержит одновибратор 325 злемент НЕ 33, первый 34 и второй 35 элементы И,

Преобразователь работает следующим образом.

На шину 8 подаетс  потенциал логического нул  (фиг .4а)5 что переводит преобразователь в режим коррекции . При этом пере1 :лючатель 6 переводитс  в нижнее (по схеме на фиг.1) положение, .подключа  вход аналогового запоминающего устройства 5 к вторым входам компараторов . На шины 10 и 11 подаютс  соответственно коды среднего значени  и динамического диапазона измер емого сигнапа , Стробирующий импульс Запись, подаваемый на шину 12 преобразовател , производит запись кодов Y и Е соответственно в регистры 14 и 15 (фиг.4б). После этого на Шину 9 подаетс  импульс Пуск, который запускает одновибратор 33 (фиг.4в и г) и одновременно записьшает в аналоговое запоминающее устройство 5 значение потенциала с выхода вход-

ного аналогового переключател  6. В режиме коррекции на первый кодирующий каскад аналоговое запоминающее устройство 5 подает тоже значение потенциала , которое подано на вторые ёходы компараторов с выхода цифроаналогового преобразовател  20.

I

Р д последовательно включенных кодирующих каскадов, содержащих компараторы 1,-lfj, сдвоенные двухпози-/ ционные переклЕочатели , , блоки 3,-3fj, взвешенного суммировани  и выходы 4.|-4(j, представл ют собой цифровой измеритель разности акалоговых сигналов, подаваемых с выхода аналогового запоминающего устройства 5 на вторые входы компараторов, В режиме коррекции цифровой измеритель разности аналоговых сигналов вьщаеТ На

выходы 4(-4|,| код смещени  нул , вызываемый неидентичностью параметров входов компараторов,, параметров ключей и блоков взвешенного суммировани . Этот N-разр дньй код посту ..55

. пает на информационные входы регистра 16 сдвигаJ выходы которого поданы на первые входы сумматора 17, на вторые входы которого с выхода регистра 14 подаетс  Y -разр дный код уставки

среднего значени  измер емого сигнала . С выхода сумматора 17 код суммы уставки Y среднего значени  и смещени  нул  подаетс  на входы регистров 18 и 19. Разр дность этого кода Y-H.

Длительность импульса, вырабатываемого одновибратором 33, устанавливаетс  несколько больше, чем врем  преобразовани  разности аналоговых сиг- налов в код N, сдвига его на 2 разр дов и суммировани  этого кода с кодом Y , так что к моменту по влени  строба регистра 18 (в режиме коррекции строба регистра 19) на выхо- де сумматора 17 устанавливаетс  необходимый код. В режиме коррекции этот код указанным стробом заноситс  в регистр 19 скорректированной уставки (фиг.4д). В течение всего времени измерени  с неизменными границами диапазона преобразовани  код скорректированной уставки хранитс  в регистре 19 и через цифроаналоговый преобразователь 20 воздействует на вторые входы компараторов 1,-, тем самым корректиру  код разности аналоговых сигналов на величину кода смещени  нул .

В процессе длительного измерени  возникает дрейф смещени  нул , что приводит к необходимости периодической коррекции смещени  нул . Периодичность эта определ етс  только самим дрейфом смещени  нул .

При подаче на щину 8 потенциала логической единицы переключатель 6 переводитс  в верхнее (фиг.1) положение , и преобразователь включаетс  в режим измерени . При этом блок 13 формировани  сигналов управлени  прекращает выдачу стробов регистра 19 и взамен выдает ртробы регистра 18, уровень логической единицы которых  вл етс  сигналом дл  потребител  о готовности кода очередного отсчета измер емого сигнала. После подачи на шину 9 импульса Пуск в аналоговое запоминающее устройство 5 записываетс  значение измер емого сигнала, существующее на его входе в это врем . Далее цифровой измеритель разности аналоговых сигналов (блоки 1-3) за врем , обозначенное на фиг.4 как Измерение, выдает на первые входы сумматора 17 код разности между значением отсчета сигнала и потенциалом скорректированной ус .тавки среднего значени  (отклонение от среднего значени ). Сумматор 17 добавл ет с учетом знака отклонени ) код разности к коду уставки среднего значени  и результат записываетс  в регистр 18, выход 24 которого подаетс  потребителю одновременно с сигналом 25 Готовность ко- да.

Цифровой измеритель разности аналоговых сигналов работает следующим образом.

Обозначают дл  краткости потенциал скорректированной уставки с выхода цифроаналогового преобразовател  20 буквой П, а потенциал динамического диапазона с выхода цифро- аналогового преобразовател  21 буквой Д. Компаратор 1 первого кодирующего каскада определ ет знак (Х-П), выдает его на выход 4 ив зависимо- ст и от этог О знака так управл ет сдвоенным двухпозиционным переключателем 2, что на выходе блока 3 взвешенного суммировани  получают значение X , удовлетвор ющее услови м

sign (Х-П) , sign (Х-П) ОФХ

(I)

На выходе каждого следующего каскада (i, it 2, N-) аналогично получаютс  значени 

(2)

sign (X; , -П) ОФХ X. -Д/2

-I1 I - г

sign (Х;,, -П) . Х.+Д/2 | В последующем кодирующем каскаде

компаратор 1.

определ ет знак

(N-1 П) и подает его значение на выход 4.

Дл  вьтолнени  вычислений по формулам (1) и (2) служат блоки взвешенного суммировани  3, в которых величины сопротивлени  резисторов 29 и 30 удовлетвор ют услови м

0

5

R R,

28

R,

R.

Rf

2.R,

(3)

i € , N-1,

гч )o где R - величина резистора обратной

св зи, I

Выходной код цифрового измерител  разности аналоговых сигналов представл ет собой знакоразр дный код разности (Х-П) на выходах компараторов 1, -I ц, т.е.

sign(X-n), sign(X,-n),

sign(X,-n) .

Дл  перехода от этого знакораз- р дного кода к- обычному двоичному коду достаточно приписать числу знак старшего разр да,, остальные разр ды проинвертировать и сдвинуть их на один разр д влево5 в освободивши.йс  младший разр д записать единицу. В результате получаетс  сразу дополнительный код. Дополнительных аппаратурных затрат дл  такого преобразовани  кода не требуетс , кодировка знаков предполагаетс  обычной. Отрицательные знаки представл ютс  единицей , положительные - нулем. Т.е., на вход регистра 16 сдвига подаетс  код, (X--Il) 5 sign(X|-П) 5.. ,,

1 sign(X, n)j И „ Потенциал логичес-

кой единицы посто т-то но дан на вход младшего разр да регистра 16 сдвига, а инверси  знаков сразу снимаетс  с инверсных выходов компараторов,,

В качестве компараторов могут быть использованы микросхемы с временем задержки включени  не более 26 НС, в качестве переключателей микросхемы с временем задержки нере- ключени  нз более 30 ис и в качестве операционных усилителей - микро- схемгз со скоростью нарастани  выходного напр жени  80 В/:мкс. П.араметрь этих микросхем позвол ют обеспечить Брем  преобразовани  одного рс13р ,ца не более 181 не при , Х/ 10 В. В качестве c SfL-iMaTOpa могут быть ис;поль- зованы микросхемы, нредставл юидие со- бай 4-разр дные двоичные сзп маторы с ускоренным переносом, в качестве регистров любые микросхемы регистров с параллельным занесением, ример микросхемы, содержащие шесть В триггеров с обш,им стробом и сбро13224756

При практической реализации предлагаемого преобразовател  следует иметь в.виду, что разр дность Y св зана с разр дностью N и Е соотношением

10

Y N + 2

(А)

f5

Например, если N 4 и Е 3, Y 12,, На шину 10 уставки среднего значени  может быть подан код меньшей разр дности, чем Y, а именно только Y Y-N 2 старших разр дов . В указанном примере Y 2 8, врем  преобразовани  N 4 младших

20

разр дов не более 3,181+26 569 не, При добавлении к этому времени 100 не на прохождение кода через регистр 16 сдвига, сумматор 17 и запись его в регистр 18 преобразователь может обеспечить частоту дискретизации до 1.5 МГц при 12-разр дном представлении отсчетов сигнала. Если же увеличить N до 8, нри 16-разр дном нред- ставлении отсчетов сигнала частота дискретизации может достигать 700 кГц.

Если границы изменени  измер емого сигнала априорно неизвестны, вначале на шину 10 подаетс  нулевой код, а на П1ину 1 I - максимальный код. Это позвол ет получить первое приближение N-разр дным кодом. Использу  это приближение, уменьшают динамический диапазон, подава  на шину 10 нолучае- .35 мое среднее значение, а на шину 1 1 - код Е, меньший максимального.

Claims (2)

1. Аналого-цифровой преобразователь , содержащий источник опорного напр жени  и последовательно соединенные N кодирующи : каскадов, (N-1) из которых выполнены на компараторе,

шейного су мировани , а N-й кодирующий каскад выполнен на N компараторе , первьш вход каждого i-ro ком- наратора, кроме пеЕ)Вого компаратора,

5Q соединен с выходом (i-l)-ro блока взвешенного суммировани , вторые входы компараторов объединены, а пр мой выход каждого i-ro -компаратора подключен к управл ющему входу i-ro

55 первого переключател , первый вход ко . торого соединен с шиной нулевого потенциала , а выход - с первьм входом i-ro блока взвешенного су1У1Мировани , второй вход которого объединен с первым входом 1-го компаратора, вторые входы первых переключателей всех кодирующих каскадов объединены, о т л и ч а ю щ и и с   тем, что, с целью расширени  области применени  за счет расширени  диапазона преобразуемых сигна лов и повышени  точности преобразовани , в него введе а. входной аналоговый переключатель, аналоговое запоминающее устройство, два цифро- аналоговых преобразовател , четыре регистра, дешифратор, регистр сдвига , сумматор, блок формировани  сигналов управлени , а в каждый из (N-1 кодирующих каскадов, введен второй переключатель, управл ющий вход кото рого соединен с управл ющим входом первого переключател , первьй и второй входы второго переключател  объе динены соответственно с вторым и первым входами первого переключател  выход второго i-ro переключател  соединен с третьим входом i-ro блока взвешенного суммировани , первый вход первого компаратора соединен с выходом аналогового запоминающего устройства, вход которого соединен с выходом входного аналогового переключател , первый вход которого  вл етс  шиной измер емого сигнала, а второй вход соединен с вторым входом первого компаратора и выходом первого цифроаналогового преобразовател , аналоговый вход которого соединен с выходом источника опорного напр жени  и объединен с аналоговым входом второго цифроаналогового преобразовател , выход которого соединен с вторым входом первого переключател  первого кодирующего каскада, пр мой выход первого компаратора и инверсные выходы остальных компараторов поразр дно соединены с информационными входами регистра сдвига, выходы которого соединены соответственно с первыми входами сумматора, вторые входы которого соединены с со- ответств-ующими выходами первого регистра , информационные входы которого  вл ютс  шиной уставки кода среднего значени  измер емого сигнала, управл ющий вход первого регистра соединен с управл ющим входом второго регистра и  вл етс  шиной записи границ диапазона преобразовани , цифровые входы второго цифроаналогового преобразовател  соединены соответст224758

венно с выходами дешифратора, входы которого объединены с управл ющими входами регистра сдвига и соединены с соответствующими выходами второго

регистра, информационные входы которого  вл ютс  шиной уставки кода динамического диапазона измер емого сигнала, выходы сумматора соединены с соответствующими информационными

Ш входами третьего и.четвертого регистров , управл ющие входы которых соединены соответственно с первым и вторым выходами блока формировани  сигналов -управлени , первый вход ко 5 торого соединен с управл ющим входом

аналогового запоминающего устройства и  вл етс  шиной Пуск, а второй вход соединен с управл ющим входом

входного аналогового переключател  20и  вл етс  шиной Режим преобразовани , выходы третьего регистра соединены с соответствующими цифровыми входами первого цифроаналогового преобразовател , выходы четвертого 5 регистра  вл ютс  выходной шиной, а управл ющий вход четвертого регистра  вл етс  шиной Готовность кода,

2.Преобразователь по п., о т - 30 л и чающийс  тем, что блок

взвешенного суммировани  выполнен на резисторах и операционном усилителе, выход которого  вл етс  выходом блока и соединен через резистор обрат35 ой св зи со своим инвертирующ входом , первый и второй входы блока соединены соответственно через первый и второй резисторы с неинвертирующим входом усилител , третий вход блока 40 соединен через третий резистор с инвертирующим входом,

3,Преобразователь по п., о т- личающий с  тем, что блок формировани  сигналов управлени  вы45 полнен на одновибраторе, двух элементах И и элементе НЕ, причем первый вход блока соединен с входом од- новибратора, выход которого соединен с первыми входами элементов И, вто50 рой вход первого элемента И соединен с выходом элемента НЕ, вход которого соединен с вторым входом второго элемента И и  вл етс  вторым входом блока, выходы первого и вто- 55 рого элементов И  вл ютс  соответственно первым и вторым выходами блока .

Ь

26

К:-и.

г

Пуск 9

ч,

aJj

У

Id

Уставке .

10

7

iH-l

п

ш

L-Jl

//yj

M-f

r-tS/ A oJX

ltfr- f

fbmoS

2ff

П

Записи

ffg

Диапазон

{

/

.2

ff /7ус  IT J

зг

5 /у.-//.

3

r/T7yt70i5 Л /5

J5

Гот off Z5

1

rm/7 P /5

Й/г.5

а 5 8 г д е

Редактор И. Горна 

Составитель В. Солодова

Техред А.КравчукКорректор С, Шекмар

Заказ 2878/55Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Фиг.