SU1275308A1 - Преобразователь активной мощности в цифровой код - Google Patents
Преобразователь активной мощности в цифровой код Download PDFInfo
- Publication number
- SU1275308A1 SU1275308A1 SU853892672A SU3892672A SU1275308A1 SU 1275308 A1 SU1275308 A1 SU 1275308A1 SU 853892672 A SU853892672 A SU 853892672A SU 3892672 A SU3892672 A SU 3892672A SU 1275308 A1 SU1275308 A1 SU 1275308A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- multiplier
- control unit
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к электроизмерительной технике и может быть использовано при измерении активной мощности. Целью изобретени вл етс повышение точности измерени . Дл достижени поставленной цели в устройство, содержащее входной преобразователь 2 напр жени , источник 3 опорного напр жени , перемножитель 11, интегратор 15, генератор 16 импульсов, сравнивающий блок 17, цифровой делительный блок 18, введены аналоговые коммутаторы 4 и 5, компараторы 6 и 7, формирователи 8 и 9 модул , блок 10 управлени , логический элемент 12 ИСКЛЮЧАЮЩЕЕ ИЛИ, управл емый инвертор 13, логический элемент ИЛИ 14. Независимо от знака произведени входных сигналов перемножитель работает в одном квадранте (Л в течение обоих тактов интегрировани , вследствие чего сокращаетс нелинейность и соответственно повышаетс точность. 1 ил. to ел со о 00
Description
Изобретение относитс к электроизмерительной технике и может быть использовано при измерении активной мощности. Цель изобретени - повышение точности измерени . На чертеже представлена блок-схема предлагаемого преобразовател . Преобразователь активной мощности в цифровой код содержит входной преобразователь 1 тока, входной преобразователь 2 напр жени , источник 3 опорного напр жени , первый 4 и второй 5 аналоговые коммутаторы, первый 6 и второй 7 компараторы, первый 8 и второй 9 формирователи модул , блок 10 управлени , перемножитель 11, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, управл емый инвертор 13, логический элемент ИЛИ 14, интегратор 15, генератор 16 импульсов, сравнивающий блок 17 и цифровой делительный блок 18. Выход входного преобразовател 1 тока соединен с первым входом первого аналогового коммутатора 4 и с вхо дом первого компаратора 6, выход пре образовател 2 напр жени соединен с первым входом второго аналогового коммутатора 5 и с входом второго компаратора 7, выход источника 3 опорного напр жени соединен с вторым входом первого аналогового коммутатора 4 и с вторым входом второго аналогового коммутатора 5, третий вход первого аналогового коммутатора 4 и третий вход второго аналогового коммутатора 5 соединены с общей шиной , выход первого аналогового коммутатора 4 соединен с входом первого формировател В модул , выход которо го соединен с первым входом перемножител 11, выход второго аналогового коммутатора 3 соединен с входом второго формировател 9 модул , выход которого соединен с вторым входом перемножител 11, выход которого соединен с входом управл емого инверто ра 13, выход которого соединен с вхо дом интегратора 15, выход которого соединен с первым входом сравнивающе го блока 17, второй вход которого со единен с общей шиной, а выход соединен с вторым входом блока 10 управле ни , первый вход которого соединен с выходом первого компаратора бис первым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 12, второйвход кото рого соединен с выходом второго компаратора 7, а выход соединен с первым входом логического элемента ИЛИ 14, выход которого соединен с управл ющим входом управл емого инвертора 13, выход генератора 16 соединен с входом цифрового делительного блока 18, первый выход блока 10 управлени соединен с первым управл ющим входом первого коммутатора 4, с первым управл ющим входом второго коммутатора 5 и с первым управл ющим входом цифрового делительного блока 18, второй выход блока 10 управлени соединен с вторым управл ющим входом первого коммутатора 4, с вторым управл юпщм входом второго коммутатора 5, с вторым входом логического элемента ИЛИ 14 и с вторым управл кщим входом цифрового делительного блока 18, третий выход блока 10 управлени соединен с третьим управл ющим входом первого коммутатора 4, с третьим управл ющим входом второго коммутатора 5 и с входом сброса интегратора 15, причем выходы цифрового делительного блока вл ютс выходами цифрового измерител мощности. Г Преобразователь работает следующим образом. Входные преобразователи тока 1 и , напр жени 2 преобразуют ток i(t) и напр жение u(t) в пропорциональные им сигналы i(t); u(t). где К,- - коэффициент преобразовани тока; К - коэффициент преобразовани напр жени . Компараторы 6 и 7 переключаютс в противоположное состо ние соответственно в моменты перехода сигналов X. (t) и Xy(t) через нуль, причем положительному сигналу на входе компаратора соответствует уровень логической единицы на его выходе. В первом такте в момент запуска блок 10 управлени вырабатывает на первом выходе импульс длительностью Т, где Т - период колебаний входного сигнала, посредством которого открываютс соответствующие ключи первого 4 и второго 5 коммутаторов. На вход первого формировател 8 модул поступает напр жение x-(t), на вход второго формировател модул (t). а цифровой ген тупает напр жение делительный блок 1В начинает отсчет и шульсов генератора 16 импульсов. Выходные напр жени формирователей 8 и 9 модул равны соответственно /x(t)| и x,(t)/. Выходное напр жение перемножител 1i равно K.x.(t)| /x(t)| , (3) где К, - коэффициент передачи перемножител . Компараторы 6 и 7 определ ют знаки напр жений Ху(t) и Xy(t). В случае совпадени знаков логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ .12 через логический элемент ИЛИ 14 переключает управл емый инвертор 13 в режим повторител , в случае несовпадени знаков - в режим инвертора. Таким образом , происходит восстановление знака произведени сигналов x.(t) и на выходе управл емого инвертора Входное напр жение интегратора 15 равно K.x,(t).x, Выходное напр жение интегратора 15 в конце первого такта интегрировани равно --i ---i--- - fu(t).i(t)dt, t J о где К, - коэффициент передачи интегратора; - посто нна времени интегрир вани . За врем первого такта интегрировани на вход цифрового делительного блока 18 поступит число импульсов N равное
Т
N
тТ
где Тд - период импульсов.
После окончани первого такта интегрировани блок 10 управлени вырабатывает на втором выходе импульс, посредством которого открываютс соответствующие ключи первого 4 и второго 5 коммутаторов, на входы первого 8 и второго 9 формирователей модул поступает напр жение U источника 3 опорного напр жени , управл емый инвертор 13 переключаетс в режим инвертора через логический элемент ИЛИ 14, а цифровой делительный блок 18 начинает отсчет импульсов 1275308 вт лей ное но рав жае вых i x,(t) 13. тел ни
и вл етс результатом измерени , блок 10 управлени вырабатьшает на третьем выходе импульс, посредством которого открываютс соответствующие ключи первого 4 и второго 5 коммутаторов , входы формирователей 8 и 9 модул подключаютс к общей шине, а интегратор 15 переключаетс в режим сброса. Преобразователь готов к новому циклу измерени , который начнетс в следующий момент перехода сигнала x.(t) через нуль.
Claims (1)
- Из принципа работы .предлагаемого устройства видно, что независимо от знака произведени входных сигналов перемножитепь работает в одном квадератора 16 импульсов в течение рого такта интегрировани . Выходные напр жени формировате8 и 9 модул равны |Uj,| , а выходнапр жение перемножител 11 рави . К„-и, (7) П2 п о Входное напр жение интегратора 15 но г U.-K,-UI. (8) Второй такт интегрировани продолтс до момента сравнени с нулем одного напр жени интегратора 15 т fu(t) X K-ix, j3 i K ( t)dt c- fu dt - 0. I. Jo Из уравнени (9) следует, что длиьность второго такта интегрироваit равна В течение второго такта интегрировани на вход цифрового делительного блока I8 поступит число импульсов N равное Следовательно, искомое значение мощности равно Р --«-- --Ь. (12) По окончании второго такта интегрировани цифровой делительный блок 18 вычисл ет отношение , которое ранте в течение обоих тактов интегрировани , вследствие чего на точности устройства оказьгоаетс лишь нелинейность, про вл юща с только в данном квадранте, котора значи- тельно меньше нелинейности, про вл щейс при работе перемножител во всех четьфех квадрантах. Кроме того, из выражени (12) ви но, что коэффициент передачи перемножител не входит в фyнkцию передачи устройства, следовательно, его погрешность не вли ет на точность предлагаемого преобразовател . Формула изобретени Преобразователь активной мощност в цифровой код, содержаш 1й входные преобразователи тока и напр жени , входь которых соединены с соответст вук цими входными шинами, перемножитель , интегратор, соединенный выходом с входом сравнивающего блока, источник опорного напр жени , генератор импульсов, цифровой делительный блок, выход которого вл етс выходом преобразовател , о т л и чаю .щийс тем, что, с целью повьш1ени точности преобразовани , в него введены первый и второй коммутаторы , первый и второй форми,рова тели модул , первый и второй компараторы , блок управлени , элемент ИЛИ, элемент ИСКЛЮЧАКЩЕЕ ИЛИ, втрав л емый инвертор, причем выходы вход ныхпреобразователей тока и напр 086 жени подключены к первым входам первого и второго коммутаторов соответственно и к входам первого и второго компараторов, источник опорного напр жени соединен с вторыми входами коммутаторов, третьи входы которых заземлены, управл ющие входы коммутаторов соединены с соответствующими выходами блока управлени , выходы коммутаторов через соответствующие формирователи модул соединены с входами перемножител , выхоД которого через управл емый инвертор соединен с входом интегратора, третий выход блока управлени соед1й€ен с вторым входом интегратора, второй выход блока управлени соединен с первыми входами элемента ИЛИ и цифрового делительного блока, вторые входы котоpbtx соединены соответственно с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и перBbw выходом блока управлени , генератор импульсон соединен с третьим входом цифрового делительного блока, выходы которого вл ютс выходами преобразовател , выход первого компаратора соединен с первыми входами блока управлени и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго компаратора соединен с вторым входой элемента ИСКЛЮЧАКЙЦЕЕ ИЛИ, выход элемента ИЛИ . соединен с управл ющим входом управл емого инвертора, второй вход сравнивающего блока заземлен, а выход соединен с вторым входом блока управлени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853892672A SU1275308A1 (ru) | 1985-05-12 | 1985-05-12 | Преобразователь активной мощности в цифровой код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853892672A SU1275308A1 (ru) | 1985-05-12 | 1985-05-12 | Преобразователь активной мощности в цифровой код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275308A1 true SU1275308A1 (ru) | 1986-12-07 |
Family
ID=21176186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853892672A SU1275308A1 (ru) | 1985-05-12 | 1985-05-12 | Преобразователь активной мощности в цифровой код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275308A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2533746C2 (ru) * | 2013-02-27 | 2014-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рыбинский государственный авиационный технический университет имени П.А. Соловьева" | Цифровой измеритель мощности |
-
1985
- 1985-05-12 SU SU853892672A patent/SU1275308A1/ru active
Non-Patent Citations (1)
Title |
---|
Деколд. Использование ИС умножител в схеме ваттметра. Электроника, 1973, № 20,с. 66-67. Авторское свидетельство СССР № 508747, кл. G 01 R 19/26, 1974. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2533746C2 (ru) * | 2013-02-27 | 2014-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рыбинский государственный авиационный технический университет имени П.А. Соловьева" | Цифровой измеритель мощности |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1275308A1 (ru) | Преобразователь активной мощности в цифровой код | |
SU1381419A1 (ru) | Цифровой измеритель длительности временных интервалов | |
US3886787A (en) | Method of and apparatus for measuring physical quantities of a rotating body | |
SU1364999A1 (ru) | Устройство дл измерени параметров R @ С @ двухполюсников,вход щих в состав трехполюсной замкнутой электрической цепи | |
SU1072070A1 (ru) | Устройство дл регистрации однократных электрических импульсов | |
SU1142823A1 (ru) | Устройство дл ввода информации | |
SU750535A1 (ru) | Многоканальный преобразователь напр жени в код | |
SU1406792A1 (ru) | Устройство дл измерени аналоговых величин с автоматическим масштабированием | |
SU1357913A1 (ru) | Измерительный преобразователь длительности временных интервалов | |
SU1104565A1 (ru) | Преобразователь сдвига фазы в код | |
SU924859A1 (ru) | Преобразователь частоты в код | |
SU1156097A1 (ru) | Устройство дл вычислени отношени периодов импульсных напр жений | |
SU1034174A1 (ru) | Нониусный преобразователь кода во временной интервал | |
SU1462479A1 (ru) | Аналого-цифровой преобразователь | |
SU1229599A1 (ru) | Многоканальное устройство дл измерени температуры | |
SU1654981A2 (ru) | "Устройство дл контрол кода "1 из @ " | |
SU1608795A1 (ru) | Аналоговый регистратор | |
SU1352389A1 (ru) | Измеритель девиации частотных сигналов | |
SU1088113A1 (ru) | Преобразователь фазового сдвига во временной интервал | |
SU1422172A1 (ru) | Цифровой частотомер | |
SU1019413A1 (ru) | Многофазный импульсный стабилизатор | |
SU1267286A1 (ru) | Цифровой фазометр | |
SU1543252A1 (ru) | Многоканальное устройство дл измерени температуры вращающегос объекта | |
SU1157519A1 (ru) | Преобразователь временных интервалов в код | |
SU1640828A1 (ru) | Преобразователь параллельного кода в последовательный |