SU1142823A1 - Устройство дл ввода информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее первый регистр, выходы группы которого соединены с входами первого цифроаналогового преобразовател , выход которого соединен с первым входом первого компаратора , выход которого соединен с первым входом первого регистра, первый коммутатор, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него х введены второй, третий и четвертьй регистры, второй коммутатор, мультиплексор , второй компаратор, первый и второй усилители, второй цифроаналоговый преобразователь, счетчик, блок пам ти, первый, второй, третий и четвертьй элементы И, элемент ИЛИ, триггер и таймер, входы группы которого и входы первой группы блока пам ти  вл ютс  информационными первой группы устройства, входы йервых групп первого и второго комму таторов  вл ютс  информационными входами второй группы устройства, )входы вторых групп первого и второго коммутаторов соединены с соответствующими выходами первых групп второго и третьего регистров, а вькоды соединены с соответствуюпшми входами первых групп первого и второго усилителей, входы вторых групп которых соединены с соответствующими выходами вторых групп второго и третьего регистров, входы групп которых соединены с соответствующими выходами блока пам ти, входы второй группы которого соединены с вькода- ми счетчика, первый вход которого и первые входы триггера и таймера О)  вл ютс  первым управл ющим входом устройства, второй вход счетчика соединен с выходом элемента ИЛИ, первый вход которого соединен с входом блока пам ти и выходом первого элемента И, первый вход которого  вл етс  вторым управл ющим входом 4 устройства, а второй вход первого эле мента И и первый вход второго элех мента И  вл ютс  третьим управл ющим о входом устройства, второй вход второго элемента И  вл етс  четвертым управл ющим входом устройства, а выход соединен с вторым входом таймера , третий вход которого  вл етс  п тым управл ющим входом устройства, первый выход триггера соединен с первыми входами третьего элемента И и мультиплексора, входы первой и вто рой групп которого соединены с соответствующими выходами групп первого и четвертого регистров, выходы которых соединены соответственно с

Description

ВТОРЫМ и третьим входами мультиплексора , выходы группы которого  вл ютс  информационными выходами устройства, а выход  вл етс  управл ющим выходом устройства и соединен с вторым входом триггера, третий вход которого соединен с собственным вторым выходом и первым входом четвертого элемента И, выход которого соединен с вторым входом лервого регистра и входом второго регистра, выходы группы четвертого регистра соединены с входами второго цифроаналогового преобразовател , выход которого соединен с первым входом второго компаратора, вькод которого соединен с первым входом четвертого, регистра, второй вход которого соединен с входом третьего регистра.и выходом третьего элемента И, второй вход которого соединен с вторьми входами четвертого элемента И, элемента ИЛИ и выходом таймера, выходы первого и второго усилителей соединены с вторыми входами соответственно первого и второго компараторов.

Изобретение относитс  к области автоматизации технологических процессов , контрольно-испытательных работ и научных экспериментов в управл ющих вычислительных системах и информационно-измерительных комплексах

Известно устройство аналого-цифрового преобарзовател , предназначенное дл  преобразовани  непрерывных значений уровней напр жений положительной и отрицательной пол рности по четырем каналам в дв ричный код и ввода его в цифровую вычислительную магаину (ЦВМ) дл  последующей обработки .

Недостатком устройства  вл етс  относительно низкое, быстродей.твие, определ емое временем преобразовани  АЦП и временем передачи управл юще го кода от ЦВМ,,и св занное с ним ма лое число при вводе быстропеременных .процессов, а также относительно малы диапазон принимаемых сигналов.

Наиболее близким по технической сущности к данному  вл етс  адаптивный аналого-цифровой преобразователь , содержащий многоканальньй коммутатор, цифровые входы которого подключены к шинам ЦВМ, из мерительна  информаци  подаетс  на аналоговые . входы коммутатора, а вькод подключен к первому входу цифро-аналогового преобразовател  (ЦАП), второй вход которого подключен к источнику опорных напр жений, а на третий .вход подано напр жение от блока контрол , входные сигналы которого поданы на

коммутатор, который определ ет работу блока управлени , св занного своими выходами с регистром числа, цифровой код с выходов регистра числа подаетс  на входы ЦДЛ, блока индикаЦ1Ш и цифрового интерфейса, подключенного к шинам ЦВМ Pi.

Недостатками известного устройства  вл ютс  относительно низкое эффективное быстродействие, св занное с увеличением времени преобразовани  на врем  завершени  переходных процессов в коммутаторе и передачи управл ющего кода от ЦВМ, а также меньшение быстродействи  при увеличении динамического диапазона принимаемых сигналов.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  , тем, что в устройство дл  ввода информации , содержащее первьй регистр, выходы группы которого соединены с входами первого цифроаналогового преобразовател , выход которого соединен с первым входом первого компаратора , выход которого соединен с первым входом первого .регистра, первьй коммутатор, содержитВТОРОЙ, третий и четвертый регистры, второй коммутатор, мультиплексор, второй компаратор, первый и второй усилители , второй цифроаналоговьй преобразователь , счетчик, блок пам ти, первьй , второй, третий и четвертьй элементы И, элеме т ШШ, триггер и таймер , входы группы которого и иходы первой группы блока пам ти  вл ютс  информационными входами первой группы устройства, входы первьк гру первого и второго коммутаторов  вл ютс  информационными входами второй Группы устройства, входы вторых групп первого и второго коммутаторо соединены с соответствующими выхода ми первых групп второго и третьего регистров, а выходы соединены с соответствующими входами первых групп первого и второго усклителей, входы вторых групп которых соединены с со ответствующими выходами вторых груп второго-и третьего регистров, входы трупп которьк соединены с соответ ствующими выходами блока пам ти, входы второй группы которого соединены с выходами счетчика, первый вход которого и первые входы тригге ра и таймера  вл ютс  первым управ л кнцим входом устройства, второй вход счетчика соединен с выходом эл мента ИЛИ, первый вход которого соединен с входом блока пам ти и выхо дом первого элемента И, первый вход которого  вл етс  вторым управл ющим входом устройства, а второй вход первого элемента И и первый вход второго элемента И  вл ютс  третьим управл ющим входом устройст ва, второй вход второго элемента И  вл етс  четвертым управл ющим входом устройства, а выход соединен с вторым входом таймера, третий вход которого  вл етс  п тым управл ющим входом устройства, первый выход триггера соединен с первыми входами третьего элемента И и мультиплексора , входы первой и второй групп которого соединены с соответствующими выходами групп первого и четвертого регистров, выходы которых соединены соответственно с вторым и третьим входами мультиплексора , выходы группы которого  вл ютс  информационными выходами устройства а выход  вл етс  управл ющим выходом усфойства и соединен с зторым входом триггера, третий вход которого соединен с собственным вторым выходом и первым входом четвертого элемента И, выход которого соединен с вторым входом первого регистра и входом второго регистра, выходы группы четвертого регистра С9един.ен с входами второго цифро-аналогового преобразовател , выход которого соединен с первым входом второго ком паратора, выход которого соединен с первым входом четвертого регистра, второй вход которого соединен с входом третьего регистра и выходом третьего элемента ,И, второй вход которого соединен с вторыми входами четвертого элемента И, элемента ИЛИ и выходом таймера, выходы первого и второго усилителей соединены с вторыми входами соответственно первого и второго компараторов. На фиг.1 представлена функциональна  схема устройства дл  ввода информации , на фиг.2 - пример технической реализации таймера, на фиг.З временные диаграммы его работы. Устройство дл  ввода информации (фиг.1) содержит первый 1, второй 2 коммутаторы, первьй 3, второй 4 усилители , первьй 5, второй 6 компараторы , первьй 7, второй 8 цифроана- логовые преобразователи, первый 9, четвертый 10,регистры, мультиплексор 11, триггер 12, третий 13, четвертый 14 элементы И, таймер 15, блок 16 пам ти , счетчик 17, элемент 18 ИЛИ, третий 19, второй 20 регистры, второй 21, первый 22 элементы И. Таймер (фиг.2) содержит регистр 23, счетчик 24, инверторы 25-32, элементы 33, 34 И-НЕ, триггер 35. Элементы 28-30 вход т в состав генератора синхроимпульсов, вьшолненного по ска ме кварцевого генератора. Устройство работает следующим образом . Перед началом работы на ЦВМ в устройство передаетс  сигнал общего сброса (ОСБ), который устанавливает триггер 12 и счетчик 17 в состо ние ноль. По сигналу Вьщача (ВД) и при наличии сигнала Выборка О (ВБРО) с шин ШИН-К в таймер 15 за- . писываетс  код временного интервала между сигналами меток таймера 15. Дл  записи массива управл ющих слов а пам ть устройства ЦВМ формирует сигнал Выборка (ВБР1), а на информационных входах (ШИН-К) выставл ет коды управл ющих слов. По переднему фронту сигнала ВДчерез элемент 22 И эти коды выписываютс  в блок 16 пам ти, а задним фронтом через элемент 18 ИЛИ содержимое счетчика 17 увеличиваетс  на единицу. После загрузки в пам ть управл ющих слов ЦВМ вновь формирует сигнал ОСБ,

перевод  устройство в исходное состо ние .

Сигнал Вьтолнить (ВП), поступающий от ЦВМ, запускает таймер 15, который с заданным интервалом формирует импульсы пуска аналого-цифровых преобразователей. Первый сигнал таймера 15 через элемент 14 И запуска ет в работу регистр 9 (последовательного приближени ) и заносит содержимое нулевой  чейки блока 16 пам ти в регистр 20 (управл ющего слова). Задним фронтом сигнала таймера 15 через элемент 18 ИЛИ счетчик 17 увеличиваетс  на единицу. После завершени  преобразовани  регистр 9 формирует сигнал Готовность 0(ГТО) который черезмультиплексор 11 вьфабатывает сигнал прерывани  Готовность (ГТ), переключающий триггер 12 в состо ние единица и сообщающий ЦВМ о необходимости чтени  кода с информационных выходов (ШИБ-Т). Следующий сигнал таймера 15 запускает через элемент 13 И регистр 10 и заносит код управл ющего слова в регистр 19. Таким образом, начинает работать другой аналого-цифровой преобразователь, входной код которого через мультиплексор 11 также передаетс  в ЦВМ, а сигнал ГТ вновь переключает триггер 12 в состо ние ноль.

Вход

Работой мультиплексора 11 управл ет сигнал, сним:аемый с единичного выхода триггера 12. Конец работы устройства формируетс  сигналом ОСБ поступающим от ЦВМ. Произвольный пор док опроса аналоговых каналов определ етс  структурой массива управл ющих слов, каждый из которы содержит код номера аналогового канала и код масштабного коэффициента усилител .

Таймер 15 (фиг.2) работает следующим образом.

По сигналу ВО и при наличии сигнала ЕВРО управл ющее слово записываетс  в регистр 23 и реверсивный сг етчик 24 таймера. Сигнал ОСБ, подаваемый на вход установки в ноль триггера 35, запрещает прохождение синхросерии 81 С на счетчик 24, и таймер не работает. Управл ющей сигнал ВП разрешает прохождение серии 81 С на реверсивный счетный вход счетчика таймера. При переходе счетчика 24 в .состо ние О на выходе формируетс  короткий отрицательный импульс ТМ, которьй, задержива сь двум  инверторами, переписыва-, ет содержимое регистра 23 в счетчик 24, и таймер вновь начинает отсчитывать заданньй интервал времени.

шин-т

ВВРО

ШННК

(рив.Г

Шпи-к(о}

п

т

ЧШШЗ. EZ5Z7/9

-щпюо.

23

ButiBSPO

«

.fSl.l

Д дГ}fr

ffivi.2

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее первый регистр, выходы группы которого соединены с входами первого цифроаналогового преобразователя, выход которого соединен с первым входом первого компаратора, выход которого соединен с первым входом первого регистра, первый коммутатор, отличающееся тем, что, с целью повышения быстродействия устройства, в него , введены второй, третий и четвертый регистры, второй коммутатор, мультиплексор, второй компаратор, первый и второй усилители, второй цифроаналоговый преобразователь, счетчик, блок памяти, первый, второй, третий и четвертый элементы И, элемент ИЛИ, триггер и таймер, входы группы которого и входы первой группы блока памяти являются информационными входами первой группы устройства, входы йервых групп первого и второго комму таторов являются информационными входами второй группы устройства, )ВХоды вторых· групп первого и второго коммутаторов соединены с соответствующими выходами первых групп второго и третьего регистров, а выходы соединены с соответствующими входами первых групп’первого и второго усилителей, входы вторых групп которых соединены с соответствующими выходами вторых групп второго и третьего регистров, входы групп которых соединены с соответствующими выходами блока памяти, входы второй группы которого соединены с выходами счетчика, первый вход которого и первые входы триггера и таймера являются первым управляющим входом устройства, второй вход счетчика соединен с выходом элемента ИЛИ, первый вход которого соединен с входом блока памяти и выходом первого элемента И, первый вход которого является вторым управляющим входом устройства, а второй вход первого эле мента И и первый вход второго элемента И являются третьим управляющим входом устройства, второй вход второго элемента И является четвертым управляющим входом устройства, а выход соединен с вторым входом таймера, третий вход которого является пятым управляющим входом устройства, первый выход триггера соединен с первыми входами третьего элемента И и мультиплексора, входы первой и второй групп которого соединены с соответствующими выходами групп первого и четвертого регистров, выходы которых соединены соответственно с i142823 вторым и третьим входами мультиплексора, выходы группы которого являются информационными выходами j устройства, а выход является управляющим выходом устройства и соединен с вторым входом триггера, третий вход которого соединен с собственным вторым выходом и первым входом четвертого элемента И, выход которого соединен с вторым входом первого регистра и входом второго регистра, выходы группы четвертого регистра соединены с входами второго цифроаналогового преобразователя, выход которого соединен с первым входом второго компаратора, выход которого соединен с первым входом четвертого регистра, второй вход которого соединен с входом третьего регистра и выходом третьего элемента И, второй вход которого соединен с вторыми входами четвертого элемента И, элемента ИЛИ и выходом таймера, выходы первого и второго усилителей соединены с вторыми входами соответственно первого и второго компараторов.