SU1273872A1

SU1273872A1 - Преобразователь длительности импульса в код

Info

Publication number: SU1273872A1
Application number: SU853887563A
Authority: SU
Inventors: Юрий Георгиевич Будяшов
Original assignee: Объединенный Институт Ядерных Исследований
Priority date: 1985-04-22
Filing date: 1985-04-22
Publication date: 1986-11-30

Abstract

Изобретение относитс к импульсной и вычислительной технике и может быть использовано в кодирующих устройствах , в системах автоматического управлени и других област х радиоэлектроники . Целью изобретени вл етс уменьшение времени преобразовани длительности импульса в код. Цель достигаетс введением п-1 цепей преобразовани , в каждую из которых, кроме последней, введены элементы И 5, 6, устройство также содержит в каждой Цепи элемент ИЛИ 1, линию 2 задержки, элемент ИЗ, триггер 4. Устройство обладает временем преобразовани ,- равным суммарному значению величин задержек линий задержек, и равно диапазону преобразовани , что ПО сравнению с известным дает вьмг (Л рьнп в 128 раз. ШйТ

Description

Изобретение относится к импульсной и вычислительной технике и может быть использовано в кодирующих устройствах, в системах автоматического управления, в измерительной технике и других областях радиоэлектроники.

Цель изобретения - уменьшение времени преобразования длительности импульса в код до величины диапазона преобразования преобразователя путем введения η цепей поразрядного взвешивания и соответствующими линиями задержки.

На чертеже показана функциональная схема преобразователя.

Преобразователь содержит η цепей преобразования, каждая из которых содержит двухвходовый элемент ИЛИ 1, элемент задержки (ЭЗ) 2, двухвходовый элемент И 3, триггер 4 и двухвходовые элементы И 5 и 6. Последняя η-я цепь преобразования элементов И 5 и 6 не содержит. Один из входов элемента ИЛИ подключен .к входной шине, а его выход - к первому входу элемента И и входу линии задержки, выход которой подключен к второму входу элемента И, при этом в каждой (п-1)-й цепочке выход элемента И подключен к входу триггера и первому входу второго элемента И, второй вход которого подключен к прямому выходу триггера, а его инверсный выход - к второму входу первого элемента И, первый вход которого соединен с выходом линии задержки, выходы первого и второго элементов И подключены, соответственно к первому и второму входам элемента ИЛИ каждой следующей цепочки, причем длительность задержки каждой из линий задержки уменьшается в два раза в порядке следования цепочек преобразования, прямые выходы триггеров η цепочек преобразования подключены к N выходным разрядным шинам.

Преобразователь работает следующим образом.

Входной сигнал преобразуемой длительности t_x подается на вход элемента ИЛИ 1. С выхода элемента ИЛИ 1 сигнал поступает на один вход элемента И 3 непосредственно, а на другой через элемент 2. Величина задержки должна соответствовать временной цене разряда двоичного кода преобразования .

Если длительность входного импульса больше величины задержки элемента . 2, то на выходе элемента И 3 появляется импульс, длительность которого уменьшена на величину задержки элемента 2, т.е. t_x - t₃₃. Срабатывает триггер 4. Таким образом, в этом разряде кода появляется 1”, а выходной сигнал с прямого выхода триггера 4 открывает элемент И 6, с выхода которого импульс подается на вход следующей цепочки.

Если длительность входного импульса t_x меньше длительности задержки, то на выходе элемента И 3 импульс отсутствует. Триггер 4 не срабатывает и в этом разряде кода фиксируется О. Импульс через открытый элемент И 5 с выхода элемента 2 без укорачивания поступает на вход элемента ИЛИ 1 следующей цепочки.

Импульсы аналогично проходят по следующей цепи и т.д. до последней.

В результате последовательного прохождения входным импульсом всех цепей триггеры каждой из цепочек находятся в состоянии 1 или О в зависимости от того, больше или меньше длительность импульса на входе цепи величины ‘задержки этой цепи. Состояния триггеров каждой цепи соответствуют значениям разрядов полученного двоичного кода преобразования длительности входного импульса. Триггер первой цепочки соответствует старшему разряду кода.

Время преобразования равно суммарному значению величин задержек ЭЗ и равно диапазону преобразования преобразователя.

Claims

Изобретение относитс к импульсной и вычислительной технике и может быть использовано в кодирующих устройствах , в системах автоматического управлени , в измерительной технике и других област х радиоэлектроники. Цель изобретени - уменьшение вре мени преобразовани длительности импульса в код до величины диапазона преобразовани преобразовател путем введени п цепей поразр дного взвеши вани и соответствующими лини ми задержки . На чертеже показана функциональна схема преобразовател . Преобразователь содержит п цепей преобразовани , кажда из которых со держит двухвходовьй элемент ИЛИ 1, элемент задержки (ЭЗ) 2, двухвходовьй элемент И 3, триггер 4 и двухвхо довые элементы И 5 и 6. Последн п- цепь преобразовани элементов И 5 и 6 не содержит. Один из входов элемента ИЛИ подключен .к входной ши не, а его выход - к первому входу элемента И и входу линии задержки, выход которой подключен к второму входу элемента И, при этом в каждой (п-1)-й цепочке выход элемента И под ключен к входу триггера и первому входу второго элемента И, второй вход которого подключен к пр мому выходу триггера, а его инверсный выход - к второму входу первого элемента И, первый вход которого соединен с выходом линии задержки, выходы первого и второго элементов И подключены, соответственно к первому и второму входам элемента ИЛИ каждой следующей цепочки, причем длительность задержки каждой из линий задержки уменьшаетс в два раза в пор дке следовани цепочек преобразо вани , пр мые выходы триггеров п цепочек преобразовани подключены к N выходным разр дным шинам. Преобразователь работает следующим образом. Входной сигнал преобразуемой длительности t подаетс на вход элемен та ИЛИ 1. С выхода элемента ИЛИ 1 сигнал поступает на один вход элемен та И 3 непосредственно, а на другойчерез элемент
2. Величина задержки должна соответствовать временной цене разр да двоичного кода преобразовани . 72 Если длительность входного импульса больше величины задержки элемента . 2, то на выходе элемента И 3 по вл етс иютульс, длительность которого уменьшена на величину задержки элемента 2, т.е. ty - tgj Срабатывает триггер 4. Таким образом, в этом разр де кода по вл етс 1, а выходной сигнал с пр мого выхода триггера 4 открывает элемент И 6, с выхода которого импульс подаетс на вход следующей цепочки. Если длительность входного импульса tj( меньше длительности задержки, то .на выходе элемента И 3 импульс отсутствует . Триггер 4 не срабатывает и в этом разр де кода фиксируетс О. Импульс через открытый элемент И 5 с выхода элемента 2 без укорачивани поступает на вход элемента ИЛИ 1 следующей цепочки. Импульсы аналогично проход т по следующей цепи и т.д. до последней. В результате последовательного прохождени входным импульсом всех цепей триггеры каждой из цепочек наход тс в состо нии 1 или О в зависимости от того, больше или меньше длительность импульса на входе цепи величинызадержки этой цепи. Состо ни триггеров каждой цепи соответствуют значени м разр дов полученного двоичного кода преобразовани длительности входного импульса. Триггер первой цепочки соответствует старшему разр ду кода. Врем преобразовани равно суммарному значению величин задержек ЭЗ и равно диапазону преобразовани преобразовател . Формула изобретеии Преобразователь длительности импульса в код, включающий цепочку преобразовани , содержащую элементы ИЛИ, И и линию задержки, выход которой подключен к второму входу элемента И, а вход - к первому входу элемента И и выходу элемента ИЛИ, один из входов которого подключен к входной шине , отличающийс тем, что, с целью уменьшени времени преобразовани , в него введено со второй по п-ю цепочек преобразовани , где п равно числу разр дов двоичиого кода устройства, при этом в п-ю цепочку преобразовани введен триггер,

312738724

соединенный с выходом элемента И, ачен к выходу линии задержки, выходы в остальные (п-1) цепочки преобразо-первого и второго элементов И подклювани введены триггер и первый и вто-чены соответственно к первому и второй элементы И, причем в каждойрому входам элемента ИЛИ каждой сле (п-1)-й цепочке выход элемента И под- sДУющей цепочки, причем длительность ключей к входу триггера первомуэадержки. каждой из линий задержки входу второго элемента И,, второй входз меньшаетс в два раза в пор дке слекоторого подключен к пр мому выходудовани цепочек преобразовани , пр триггера , а его инверсный выход под-мые выходы триггеров п цепочек преобключен к второму входу первого эле- 10разовани подключены к N выходным мента И, первый вход которого подклю-разр дным шинам.