SU913367A1

SU913367A1 - Устройство для сравнения двоичных чисел 1

Info

Publication number: SU913367A1
Application number: SU802985487A
Authority: SU
Inventors: Eduard P Chernakov; Boris S Bogumirskij; Vladimir M Tsygankov
Original assignee: Eduard P Chernakov; Boris S Bogumirskij; Vladimir M Tsygankov
Priority date: 1980-06-30
Filing date: 1980-06-30
Publication date: 1982-03-15

Description

Изобретение относится к автоматике в вычислительной технике и может быть использовано в цифровых системах контроля и обработки информации.

Известно устройство для сравнения двоичных чисел, содержащее элементы И, ИЛИ, триг- $ гер и регистры [1].

Недостаток устройства - низкое быстродействие.

Наиболее близким по технической сущности и достигаемому результату к изобретению яадяется устройство, содержащее регистр, сумматор, триггер, элементы И, ИЛИ и задержки (2].

Недостатком его является низкое быстродействие, так как выделение экстремального из двух чисел осуществляете^ за два такта ¹⁵сложения.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройстве, содержащем регистры, группы элементов И, элементы ИЯ|И, И, элемент задержки, сумматор, триггер, причем информационный вход устройства соединен с входом первого ре2

гистра, инверсный и прямой выходы которого подключены к информационным входам элементов И первой и второй групп соответственно, выходы элементов И первой группы соединены с входами первой группы входов сумматора, выходы элементов И второй группы подключены ко входам второго регистра,[прямые выходы которого соединены с информационными входами элементов И третьей группы, выходы которых подключены к входам второй группы входов сумматора, тактовый вход устройства соединен со входом установки триггера в нулевое состояние и через элемент задержки подключен к управляющим входам элементов И первой и третьей групп, прямой и инверсный выходы знакового разряда. сумматора соединены с первыми входами первого и второго элементов И соответственно, выходы которых подключены ко входам первого элемента ИЛИ, выход которого соединен.со входом установки в единичное состояние триггера, прямой выход которого подключен к первому входу второго элемента; ИЛИ, выход которого соединен с управляю3 9133(

шими входами элементов И второй труп- пы, первый и второй входы выбора режима устройства подключены ко вторым входам первого и второго элементов И соответственно, управляющий вход устройства соединен со вто- ₅рым входом второго элемента ИЛИ.

Блок-схема устройства изображена на чертеже.

Устройство содержит регистр 1, группы элементов И 2, 3, триггер 4, элементы И 5, 6, элементы ИЛИ 7, 8, элемент задержки 9, сумматор 10, регистр 11, группу элементов И 12, информационные входы устройства 13, тактовый вход устройства 14, входы выбора режима 15, 16, управляющий вход устройства 17, выходы устройства 18.

Устройство работает следующим образом.

Числа для сравнения поступают в устройство через информационные входы 13. При сравнении сначала подается импульс на управляющий вход 17, а затем — последовательность импульсов на тактовый вход 14 до тех пор, пока не окончится сравнение всех чисел. Вход выбора режима 15 служит для выбора наименьшего, а вход 16 - наибольшего числа. Экстремальное ₂$ число выводится из устройства через выходы * устройства 18.

Рассмотрим работу устройства для случая выбора наибольшего числа.

На регистре 1 находится первое число, кото· рое после подачи импульса на управляющий вход 17 перезаписывается в прямом коде в регистр 11. Затем на тактовый вход 14 подается импульс, который устанавливает триггер 4 в нулевое состояние, а через время, необходимое для закрытия группы элементов И 12 ³⁵и приема второго числа в регистр 1, открывает группы элементов И 2 и 3. Происходит вычитание второго числа из первого.

Пусть первое число окажется больше второго, тогда результат вычитания положительный. ⁴⁰На выходе знакового разряда сумматора 10 —

”0”. Элементы И 5 и 6 оказываются закрытыми и состояние триггера 4 не изменяется, следовательно, большее (первое) число остается в регистре 11. Следующим импульсом на тактовый вход 14 подтверждается нулевое состояние триггера 4, затем в регистр 1 принимается третье число и производится его вычитание из первого числа, и так далее.

' Пусть очередное какое-то число оказыва- 50 ется меньше, либо равным числу, находящемуся в регистре 11. Тогда на выходе знакового разряда сумматора 10 появляется ”1”, которая через элемент Иби элемент ИЛИ 7 поступает на единичный вход триггера 4 и устанав- 55 ливает его в ”1”. С выхода триггера 4 эта единица проходит через элемент ИЛИ 8 и открывает группу элементов И 12, в результате чего

7 4

большее число из регистра 1 перезаписывается в регистр 11. Очередное число после подачи импульса на тактовый вход 14 записывается в регистр 1. Далее процесс выделения максимального числа продолжается аналогичным образом.

Итак, наибольшее из поступивших чисел все время находится в регистре 11, а очередное - в регистре 1. После окончания сравнения наибольшее число по выходам 18 выводится из устройства.

Работа устройства для случая выбора наименьшего числа аналогична, только теперь в регистре 11 находится наименьшее из поступивших чисел.

Таким образом, предлагаемое устройство позволяет повысить быстродействие за счет введения связей сумматора с триггером и элементами И, так как выделение экстремального из двух чисел осуществляется за один такт сложения.

Claims

Формула изобретения

Устройство для сравнения двоичных чисел, содержащее регистры, группы элементов И, элементы ИЛИ, И, элемент задержки, сумматор, триггер, причем информационный вход устройства соединен с входом первого регистра, инверсный и прямой выхода которого подключены к информационным входам элементов И первой и второй групп соответственно, выходы элементов И первой группы соединены с входами первой группы входов сумматора, выходы элементов И второй группы подключены к входам второго регистра, прямые выходы которого соединены с информационными входами элементов И третьей группы, выходы которых подключены к входам второй группы входов сумматора, тактовый вход устройства соединен с входом установки триггера в нулевое состояние и через элемент задержки подключен к управляющим входам элементов И первой и третьей групп, отличающееся тем, что, с целью повышения быстродействия, в нем прямой и инверсный выходы знакового разряда сумматора соединены с первыми входами первого и второго элементов И соответственно, выходы которых подключены к входам первого элемента ИЛИ, выход которого соединен с входом установки в единичное состояние триггера, прямой выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с управляющими входами элементов И второй группы, первый и второй входы выбора режима устройства подключены к вторым входам первого и второго элементов И соответ5

ственно, управляющий вход устройства соединен с вторым входом второго элемента ИЛИ.