SU1401456A1

SU1401456A1 - Цифровое устройство дл вычислени логарифма числа

Info

Publication number: SU1401456A1
Application number: SU864156487A
Authority: SU
Inventors: Александр Михайлович Литвин; Юрий Викторович Хохлов; Сергей Валерьевич Шантырь; Анатолий Викторович Крюков; Сергей Георгиевич Богославский
Priority date: 1986-12-02
Filing date: 1986-12-02
Publication date: 1988-06-07

Description

ш

с

4;гь

СП О5

Изобретение относитс к цифровой вычислительной технике и может быть использовано при построении функциональных преобразователей, специали- зированных вычислителей, информационно-измерительных систем.

Целью изобретени вл етс повышение быстродействи устройства,

На чертеже приведена структурна схема цифрового устройства дл вычислени логарифма числа.

Устройство содержит элемент И 1, К - разр дный регистр 2 сдвига, счетчик 3, триггер 4, мультиплексор 5, первый и второй элементы ИЛИ 6 и 7.

Работа устройства основана на свойстве двоичного кода числа, заключающегос в том, что характеристика двоичного логарифма числа равна номеру старшего разр да, наход щегос в единичном состо нии. Мантисса логарифма определ етс линейной аппроксимацией логарифмической функции между ее целочисленными значени ми.

Устройство работает следующим образом.

Управл ющим сигналом V производитс запись входного кода X в регистр 2 сдвига, установка счетчика 3 в единич- ное состо ние и установка триггера 4 в нулевое Состо ние, еслиХ 2 , ив единичное состо ние, если /, так как при этом хот бы в одном из старших разр дов входного кода X .,., .X содержитс единица.

Если и то триггер 4 установлен в единичное состо ние, при этом регистр 2 сдвига и счетчик 3 наход тс в .режимах сдвига в сто- рону старших разр дов и вычитани соответственно, а с инверсного выхода фегистра 2 сдвига через мультиплексор 5 поступает сигнал логической единицы на элемент И 11. В результате тактовые импульсы частотой f. поступают на счетный вход счетчика 3 и тактовый вход регистра 2 сдвига. Сдвиг в сторону старших разр дов осуществл етс до тех пор, пока на выходе старшего разр да регистра 2 сдвигаj а значит и на выходе мультиплексора 5, не по витс сигнал логического нул , которым запрещаетс прохождение тактовых импульсов на регистр 2 сдвига и счетчик 3. Значение характеристики логарифма входного кода X образуетс на выходах разр дов счетчика 3, а мантиссы - на (К - 1) - выходах младщих разр дов регистра 2 сдвига. Если же Х72 и Хц 1, то при записи входного кода X в регистр 2 сдвига на ег инверсном выходе старшего разр да по витс сигнал логического нул , так как триггер 4, управл ющий работой мультиплексора, установлен в единичное .состо ние, то ко второму входу схемы И 1 сразу же подключаетс сигнал логического нул . Это означает, что вычисление закончено и значение характеристики и мантиссы логарифма входного кода X содержитс в счетчике 3 и регистре 2 сдвига.

Если , что означает отсутствие единиц в (к/2) - старших разр до входного кода X, то на выходе первого элемента ИЛИ 6 будет сигнал логического нул и при записи входного кода X в регистр 2 сдвига триггер 4 будет установлен в нулевое состо ние Это означает, что регистр 2 сдвига находитс в режиме сдвига в сторону младших разр дов, счетчик 3 - в режиме сложени , а выход второго элемента ИЛИ 7 подкгаочен через мультиплексор 5 к второму входу элемента И 1. Так как хот бы на одном и (к/2)- выходов младших разр дов регистра 2 сдвига имеетс сигнал логической единицы, то и на выходе второго элемента ИЛИ 7, а значит и на втором входе элемента И 1, будет присутствовать сигнал логической единицы. В результате тактовые импульсы частотой f поступают на счетный вход счетчика 3 и тактовый вход регистра 2 сдвига.

Сдвиг в сторону младших разр дов осуществл етс до обнулени (к/2)- вдходов младших разр дов регистра 2 сдвига, при этом по вление сигнала логического нул на выходе второго элемента ИЛИ 7 блокирует через мультиплексор 5 и элемент И 1 поступлени тактовых импульсов на регистр 2 .и счетчик 3. Значение характеристики логарифма входного кода X образуетс на выходах разр дов счетчика 3, а значение мантиссы - на (к - 1) - выходах младших разр дов регистра 2 сдвига, так как выход младшего разр да регистра 2 сдвига св зан с его входом переноса, т.е. в регистре 2 сдвига осуществл етс кольцевой сдвиг Форм у л а изобретени

Цифровое устройство дл вычислени логарифма числа, содержащее К разр дный регистр сдвига, где К - разр дность аргумента, счетчик и элемент И, причем управл ющий вход устройства соединен с входом установки счетчика и входом записи регистра сдвига, тактовый вход устройства соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика и тактовым входом регистра сдвига, вход аргумента устройства соединен с информационным входом регистра сдвига, с первого по (К -1) - разр дные выходы которого соединены с выходом мантиссы устрой- ства, выход счетчика соединен с выходом характеристики устройства, отличающеес тем, что, с целью повышени быстродействи , в него введены триггер, мультиплексор, первый и второй элементы ИЛИ, причем с (К/2+1) го по К-й разр дные входы

аргумента устройства соединены с входами первого элемента ИЛИ, выход которого соединен с информационным входом триггера, выход которого соединен с входом направлени сдвига регистра сдвига, с входом направлени счета счетчика и управл ющим входом мультиплексора, выход которого соединен с вторым входом элемента И, управл ющий вход устройства соединен с тактовым входом триггера, с первого по (К/2)-раэр дные выходы регистра сдвига соединены с входами второго элемента ИЛИ, выход которого соединен . с первым информационным .входом мультиплексора, второй информационный вход которого соединен с инверсным выходом К-го разр да регисра сдвига, первый разр д которого содинен с входом переноса регистров сдвига.

Claims

Форм у л а изобретения

Цифровое устройство для вычисления логарифма числа, содержащее К ^d 1401456 ⁴ разрядный регистр сдвига, где К - аргумента устройства соединены с разрядность аргумента, счетчик и элемент И, причем управляющий вход устройства соединен с входом установки ' счетчика и входом записи регистра сдвига, тактовый вход устройства соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика и тактовым входом iq регистра сдвига, вход аргумента устройства соединен с информационным входом регистра сдвига, с первого по (К -1) - разрядные выходы которого соединены с выходом мантиссы устрой- 15 ства, выход счетчика соединен с выходом характеристики устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены триггер, мультиплексор, 20 первый и второй элементы ИЛИ, причем с (К/2+1) го по К-й разрядные входы i входами первого элемента ИЛИ, выход которого соединен с информационным входом триггера, выход которого соединен с входом направления сдвига регистра сдвига, с входом направления счета счетчика и управляющим входом мультиплексора, выход которого соединен с вторым входом элемента И, управляющий вход устройства соединен с тактовым входом триггера, с первого по (К/2)-разрядные выходы регистра сдвига соединены с входами второго элемента ИЛИ, выход которого соединен . с первым информационным .входом мультиплексора, второй информационный вход которого соединен с инверсным выходом К-го разряда регистра сдвига, первый разряд которого соединен с входом переноса регистров сдвига.