SU896616A1 - Устройство дл взаимной нормализации двоичных чисел - Google Patents

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано в специализирован ных вычислительных устройствах, в которых требуетс  выполнение операции взаимной нормализации двоичных чисел, котора  заключаетс  в одновременном сдвиге влево двух двоичных чисел до по влени  в старшем ра р де любого из них логической едини цы. Известно устройствр нормализации чисел с плавающей зап той, которое характеризуетс  тем, что содержит п-разр дный регистр сдвига, два элемента И, формирователь управл ющ сигналов, реверсивный счетчик,анализатор величины сдвига,-анализатор окончани  сдвига fl}Недостатком известного устройств  вл етс  невысокое быстродействие. Наиболее близким техническим решением к предлагаемому  вл етс  уст ройство дл  сдвига информации, содержащее два сдвиговых регистра, два элемента И, блок управлени ,две схемы сравнени  и счетчик i2j. Недостатком устройства  вл етс  невысокое быстродействие, которое определ етс  как Тцорм п/2 тактов Цель изобретени  - повышение бы стродействи . Поставленна  цель достигаетс  тем, что в устройство дл  взаимной нормализации двоичных чисел, содержащее два сдвиговых регистра,два элемента И и схему сравнени , введены три сдвиговых регистра, три мультиплексора , три триггера, элемент НЕ, элемент ИЛИ-НЕ, сумматор, причем выход схемы сравнени , входы которой подключены к двум входным информационным шинам устройства, соединен с входом первого триггера, единичный выход которого соединен с управл ющим входом первого ;льтиплексора, выход которого соединен с первым входе п-разр дного сумматора, второй вход которого подключен к управл ющему входу устройства, а выход п-раэр дного сумматора соединен с входотл первого сдвигового регистра, вход управлени  сдвигом которого подключен к шине управлени  сдвигом устройства, а выход младшего разр да первого .сдвигового регистра соединен с первым входом первого элемента И и с входом элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к шине управлени  записью устройства и ко второму входу первого элемента И, выход второго элемента И-соединен со счетными входами второго и третьего триггеров , нулевые выходы которых соединены с управл ющими входагли соответственно второго и третьего сдви овых регистров, а единичные выходы . соединены с управл ющими входами соответственно четвертого и п того сдвиговых регистров, выходы п-4 младших разр дов второго и третьего сдвиговых регистров соединены с входами п-4 старших разр дов соответственно четвертого и п того сдвиговых регистров , выходы п-4 младших разр дов которых соединены с первыми группами входов соответственно второго и третьего мультиплексоров, вторые группы входов которых подсоединены к первой и второй входньм Информационным шинам устройства соответственно , выходы старших разр дов второго, третьего, четвертого и п того ,.сдвиговых регистров подключены к входам элемента ИЛИ-НЕ соответственно , входы управлени  сдвигом второго , третьего, четвертого и п того сдвиговых регистров подключены к выходу первого элемента И,третий вход которого соединен с выходом элемента ИЛИ-НЕ и с выходом окончани  нормализации устройства, выходы п разр дов второго и третьего сдвиговых регистров соединены с информационными заходами первого мультиплексора .

На чертеже изображена схема предлагаемого устройства.

Устройство дл  взаимной нормализации двоичных чисел содержит сумматор 1, мультиплексор 2, схему 3 сравнени , триггер 4, элемент ИЛИ-НЕ 5, сдвиговый регистр 6, элемент И 7 элемент НЕ 8, элемент И 9, два триггера 10 и 11, два мультиплексора 12 и 13, четыре сдвиговых регистра 1417 . Триггер 10, мультиплексор 12, сдвиговые регистры 14 и 16 образуют канал сдвига первого двоичного числа (А): триггер 11, мультиплексор 13 сдвиговые регистры 15 и 17 образуют канал сдвига второго двоичного числа (в). Оба канала выделены пунктиром .

Устройство работает следующим Образом.

Перед началом работы все триггеры и регистры устанавливаютс  в нуле .вое состо ние. По входным информационным шинам 18 и 19 на входы схемы сравнени  3 и мультиплексоров 12 и 13 поступают двоичные числа соответственно А и В. На управл н цих входах мультиплексоров 12и 13 в это врем  присутствует Korf 00/ что приводит к по влению на выходах мультиплексоров 12 и 13 чисел А и В, которые

затем записываютс  в регистры 14 и 15 соответственно. Одновременно в схеме 3 сравнени  происходит определение числа, содержащего меньшее количество нулей перед первой зна1ащей единицей.

Схема 3 сравнени  выполнена на основе п-разр дного сумматора с частично групповым переносом. Если , то на выходе схемы 3 сравнени  по вл етс  положительный перепад , который устанавливает триггер 4 в единичное состо ние (этому случаю соответствует меньшее число нулей у Дили равное число нулей у А и в). Если , то положительный перепад отсутствует, и триггер 4 остаетс  в нулевом положении (этому случаю соответствует меньшее число нулей у В или равное число нулей у А и в). Код 11, поступа  с выхода триггера 4 на управл ющий вход мультиплексора 2, обеспечивает поступление на вход сумматора 1 числа А с выхода сдвигового регистра 14. Ко второму входу сумматора 1 подключен управл ющий вход устройства, обеспечивающий поступление п-разр дного числа, все разр ды которого равны единице.

Код 00 на управл ющем входе мультиплексора 2 обеспечивает прохождение на вход cy лмaтopa 1 числа вс выхода сдвигового регистра 15. Таким образом, с выхода мультиплексора 2 на вход сумматора 1 поступает число с меньшим количеством нулей перед первой значащей единицей.

Сумматор 1 предназначен дл  определени  количества нулевых тетрад (тетрад, состо щих целиком из нулей) в числе, поступающем из мультиплек-. сора 2. Нормализуег-ше числа А и В, разр дностью разбиваютс  на N тетрад начина  со старшего разр да. В случае наличи  неполной крайней тетрады она дополн етс  нул ми.

Старшие разр ды числа, поступающего из мультиплексора 2 (например, числа А), поступают на младшие разр ды 4 М-разр дного сумматора 1, а младшие разр ды .числа - на старшие разр ды сумматора 1. Вторым слагаемым  вл етс  двоичное число, состо щее из 4 N единиц. В свою очередь 4 N разр дов суглматора 1 также разбиты на тетрады, начина  со старшего разр да. Таким образом, возникающий при сложении перенос между тетрадами сумматора 1 распростран етс  в направлении от младших тетрад сумматора 1 к старшим, а по отношению к тетрадам числа А - от старших тетрад к младшим.

Claims (2)

1. При поступлении на сумматор 1 .п-разр дного числа А и 4 N единиц второго слагаемого (С), на выходе 65 сумматора 1 формируетс  N-разр дное число, разр дами которого  вл ютс  переносы между тетрадами сумматора Первый перенос формируетс  в тет раде сумматора 1, на которую поступает старший ненулевой разр д нормализуемого числа. При этом во всех последующих старших тетрадах сумматора 1 формируютс  переносы незавиICHMO от наличи  нулей в соответствующих тетрадах числа А. Нули в N-разр дном числе Q на выходе сумма тора 1 соответствуют тетрадам числа А, состо щим из одних нулей и наход щимс  перед первой значащей тет радой числа А. Приведем пример, объ сн ющий метод определени  числа нулевых тетрад в числе А. Предположим, что п 12, тогда 1100 А О О О О О О 01 втора  треть  перва  тетрада тетрада тетрада Запишем А в обратном пор дке, т.е. младшими разр дами вперед, что равносительно поступлению младщих разр дов А на старшие разр ды сумматора 1, а старших разр дов А - на младшие разр ды сумматора 1. А 001110000000 треть  втора  перва  - тетрада тетрада тетрада 01 11 О О 00 О 00 € 111111111111 OOllOlllllll РЗ 1 Р.,2. 1 Р О треть  втора  перва  тетрада тетрада тетрада Число нулей в М-разр дном числе Q на выходе сумматора 1 (М в данном случае равно трем) равно числу нуле вых тетрад в числе А. Далее N-разр дное число Q записы ваетс , в N-разр дный сдвиговый регистр 6. Младший разр д числа, .записанного в сдвиговом регистре 6, инвертиру сь элементом НЕ 8, строби рует прохождение через элемент И 9 импульсы записи, поступающие по входной управл ющей шине 20. По вление импульсов записи на счетных входах триггеров 10 и 11 приводит к по влению положительного перепада поочередно на нулевых и . единичных выходах триггеров 10 и 11 что соответствует записиинформации поочередно в регистры 14, 15 и 16, 17 соответственно. Пусть количество нулей в.числе, записанном в регистре 6, соответствует количеству нуле вых тетрад числа А, что соответству ет случаю А В.Импульс записи, поступа  через элемент И 9 на счетные входы триггеров 10 и 11, устанавливает их в единичное состо ние, т.е. положительный перепад, по вившись на управл ющих входах регистров 16 и 17, приводит к записи содержимого п-4 младших разр дов регистров 14 и 15 соответственно в п-4 старших разр дах регистров соответственно 16 и 17. В четыре младаиих разр да регистров 16 и 17 посто нно записываютс  нули. Таким образом, происходит сдвиг чисел А и В на четыре разр да влево. После записи в регистры 16 и 17 на входной управл ющей шине 21 по вл етс  импульс, который приводит к сдвигу содержимого регистра 6 на один разр д влево. Новое содержание младшего разр да регистра 6 определ ет , пройдет ли в следующем такте импульс записи через элемент И 9. Следует отметить, что импульсы на входных управл ющих шинах 20 и 21 представл ют собой импульсы одного и того же генератора, но сдвинутые относительно друг друга на полпериода. После первоначальной записи чисел А и В в регистры 14 и 15, блок управлени  измен ет код на управл ющих входах мультиплексоров 12- и 13 с 00 на 11, Что соответствует прохождению информации с п-4 младших разр дов регистров 16 и 17 через мультиплексоры соответственно 12 и 13 на п-4 старших разр дов регистров 14 и 15 соответственно. Во втором такте на шине 20 по вл етс  очередной импульс, который, при урловии наличи  нул  в младшем разр де регистра 6 (т.е. при наличии нул  во втором справ.а разр де числа Q), устанавливает триггеры 10 и 11 снова в нулевое положение, что приводит к записи содержимого п-4 младших разр дов регистров 16 и 17 в п-4 старших разр дов регистров соответственно 14 и 15, т.е. сдвигу чисел А и В еще на четыре разр да влево. Аналогичные процессы происход т и на следующих тактах, число которых равно количеству нулей в числе Q, т.е. количеству нулевых тетрад числа А. ЭТИ процессы оканчиваютс  при по влении в младшем разр де ре|гистра 6 единицы, котора  блокирует (Прохождение импульсов через элемент И 9. По вление единицы в младшем разр де регистра 6 позвол ет импульсам , поступающим по шине 20, проходить через элемент И 7 на входы управлени  сдвигом регистров 14-17, что обуславливает сдвиг информации в этих регистрах влево. Максимальное число сдвигов равно трем. - Процесс взаимной нормализации заканчиваетс  в момент по влени  единицы в старшем разр де любого из ;регистров 14-17 {в данном случае, при , фиксируетс  момент по вле ни  единицы в старшем разр де регистра 14 или регистра 16). Этот момент определ етс  элементомИЛИ-Н 5, который блокирует дальнейшее про хождение импульсов через элемент И По влейие нул  на выходе элемента ИЛИ-НЕ 5 представл ет собой сигнал конец нормализации. Дл  характеристики эффективности применени  предлагаемого устройства сравним его быстродействие (Тцор с быстродействием устройства дл  взаимной нормализации ( j. ) . построенного на основе устройствапрототипа , т.е. состо щего из двух устройств-прототипов и блока определени  величины сдвига влево. Предположим, что врем  определени  числа нулевых тетрад в предлагаемом устройстве равно времени определени  величины сдвига в устройстве, реализованном на основе устройствапрототипа . Тогда быстродействие сравниваемых устройств определ емпо числу тактов сдвига (записи), а коэффициент эффективности - по соот ( см.таблицу) ношению Т, норм 2 HOpW-1 При изменении разр дности от (наиболее широко используемый диапазон разр дностей) коэффициент эффективности измен етс  в диапазоне 1,5 ,9, при этом в сравниваемых устройствах име ют место практически одинаковые аппаратурные затраты. Формула изобретени  Устройство дл  взаимной нормализации двоичных чисел, содержащее дв сдвиговых регистра, два элемента И и схему сравнени , отличающеес  тем, что, с целью увеличени  быстродействи , в него введены три сдвиговых регистра, три муль типлексора, три триггера, элемент Н элемент. ИЛИ-НЕ, сумматор,причем вых схемы сравнени , входы которой подключены к двум входным информационным шинам устройства, соединен с входом первого триггера/ единичный выход которого соединен с управл ющим входом первого мультиплексора, выход которого соединен с первым входом п-разр дного сумматора,второй вход которого подключен к управл ющему входу устройства, а выход п-разр дного сумматора соединен с входом первого сдвигового регистра, вход управлени  сдвигом которого подключен к шине управлени  сдвигом устройства, а выход младшего разр да первого сдвигового регистра соединен с первым входом первого элемента И и с входом элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к шине управлени  записью устройства и ко второму входу первого элемента И, выход второго И соединен со счетными входами второго и третьего триггеров, нулевые выходы которых соединены с управл ющими входами соответственно второго и третьего сдвиговых регистров, а единичные выходы соединены с управл ющими входами соответственно четвертого и п того сдвиговых регистров, выходы п-4 младших разр дов второго и третьего сдвиговых регистров соединены с входами п-4 старших разр дов соответственно четвертого и. п того сдвиговых регистров, выходы п-4 младших разр дов которых соединены с первыми группами входов соответственно второго и третьего мультиплексоров , вторые группы входов которых подсоединены к первой и второй входным информационныг. шинам устройства соответственно, выходы старших разр дов второго, третьего, четвертого и п того сдвиговых регистров подключены к входам элемента ИЛИ-НЕ соответственно , входы управлени  сдвигом второго, третьего, четвертого и п того сдвиговых регистров подключены к выходу первого элемента И, третий вход которого соединен с выходом элемента ИЛИ-НЕ и с выходом окончани  нормализации устройства, выходы п разр дов второго и третьего сдвиговых регистров соединены с информационными входами первого мультиплексора . Источники информации, прин тые во -внимание при экспертизе 1.Патент Японии № 52-30812, кл. 97(7) Е32, опублик. 1977.
2. 2.Авторское свидетельство СССР 657433, кл. G 06 F 7/38, 1977 (прототип).