SU842785A1

SU842785A1 - Преобразователь последовательногодВОичНОгО КВАзиКАНОНичЕСКОгО МОдифи-циРОВАННОгО КОдА B пАРАллЕльНыйКАНОНичЕСКий КОд

Info

Publication number: SU842785A1
Application number: SU792795502A
Authority: SU
Inventors: Валерий Иванович Жабин; Виктор Иванович Корнейчук; Владимир Петрович Тарасенко; Евгений Михайлович Швец; Александр Андреевич Щербина
Original assignee: Киевский Ордена Ленина Политехни-Ческий Институт Им. 50-Летиявеликой Октябрьской Социалистическойреволюции
Priority date: 1979-07-10
Filing date: 1979-07-10
Publication date: 1981-06-30

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КВАЗИКАНОНИЧЕСКОГО МОДИФИЦИРОВАННОГО КОДА В ПАРАЛЛЕЛЬНЫЙ КАНОНИЧЕСКИЙ КОД

третьей группы, выходы одноименных элементов И первой и третьей групп соединены через соответствующие элементы ИЛИ группы со счетными входами разр дов регистра числа, первый информационный вход преобразовател соединен с первыми входами первого и второго элементов И и со вторыми входами элементов И второй группы, второй информационный вход преобразовател соединен со вторым входом первого элемента И, выход которого соединен со вторыми входами элементов И третьей группы, второй тактирущий вход преобразовател подключен к третьему входу первого и второго входу второго элементов И, выход последнего из которых подключен ко вторым входам элементов И первой группы , а третий тактирующий вход преобразовател соединен с входами записи информации вспомогательного регист- ра.

На чертеже изображена структурна схема преобразовател последовательного двоичного квазиканонического модифицированного кода в параллельный канонический код.

Преобразователь содержит распределитель 1 сигналов, который может быт выполнен, например, как кольцевой празр дный сдвиговой регистр или счетчик с дешифратором на п входов, вспомогательный регистр 2, содержащий п тактируемых RS-триггеров, регистр 3 числа, содержайшй п Т-триггеров, группы элементов И 4 - 6, элементы И 7 и 8, группу элементов ИЛИ 9, информационные входы 10 и 11 и тактирующие входы 12 - 14,

Пр мые выходы распределител 1 сигналов соединены с входами регистра 2 и с первыми входами элементов И 6 первой группы, а инверсные выходы распределител 1 подключены к первым входам элементов И 4 второй группы, подключенных выходами к входам регистра 2, выходы которого св заны с первыми входами элементов И 5 третьей группы. Выходы элементов И 5 и б второй и третьей групп соединены со входами группы элементов ИЛИ 9 выход которой подключен к счетным входам регистра 3 числа. Информационный вход 10 преобразовател подведен к первым входам элементов И 8 и 7 и вторым входам элементов И 4второй группы, а информационный вход 11 св зан со вторым входом элемента И 8 выхол которого соединен со вторыми входйми элементов И 5 третьей группы . Тактирующий вход 12 подключен к третьему входу элемента И 8 и второму входу элемента И7, выходом подключенного ко вторым входам элементов И б первой группы, тактирующий вход 13 соединен с цеп ми приема

кода вспомогательного регистра 2, а тактирующий вход 14 подключен к управл ющему входу расспределител 1 сигналов.

Преобразователь работает следующим образом,

В исходном состо нии в распределителе 1 сигнешов единица: находитс во втором, а во вспомогательном регистре 2 - в первом разр де слева, в, остальных разр дах записаны нули,

В каждом i-M цикле (i I,n-l) на информационные входы 10 и 11 поступает цифра а,- операнда А, имеюща вес 2 и принимающа значение из множества , О, ij , Цифры кодируютс следующим образом:

ЗначениеШинаШина

цифры1Q11

110

0ОО

1;11

На выходе распределител 1 единица нходитс в -И-м разр де,

В первом такте каждого i-ro цикла по сигналу с входа 12 происходит инвертирование 1-го разр да регистра 3, если принимаема цифра равна 1 или 1, Если принимаема цифра равна 1, то в регистре 3, кроме тог.о, происходит инвертирование тех разр дов, на которые поступают единицы с вспомогательного регистра 2, Если принимаема цифра равна О, то содержимое регистра 3 не мен етс ,

Во втором такте по сигналу с входа 13 в i-й разр д вспомогательного регистра 2 записываетс единица. Если же поступивша цифра равна 1 или Т, то при этом происходит еще -и обнуление остальных разр дов регистра 2

В третьем такте по сигналу с выхода 14 единица в распределителе 1 сигналов сдвигаетс на один разр д вправо.

Если распределитель 1 и регистр 2 выполнены на триггерах .:: внутренней задержкой, то тактирующие сигналы с входов 12 - 14 могут подаватьс одновременно,

В результате выполнени 1-го цикла в регистре 3 числа формируетс результат A, причем крайний .слева разр д вл етс знаковым.

При выполнении регистра 2 и распределител 1 сигналов на триггерах внутренней задержкой врем преобразовани п-1 разр дного кода с помощью предлагаемого устройства приблизително равно ntr.

Таким образом, предлагаемое устройртво превосходит по быстродействи известное примерно в п раз,

В таблице приведен пример формировани устройством результата А при поступлении на него операнда А 10011011.

Claims

Формула изобретени

Преобразователь последовательного . двоичного квазиканонического модифицированного кода в параллельный канонический код, содержащий распределитель сигналов, вход которого соединен с первым тактирующим входом преобразовател , и регистр числа, отличающий с тем, что, с цель увеличени .быстродействи , в него

введены три группы эх %ментов И, груп ,па элементов ИЛИ, вспомогательный регистр и два элемента И, причем пр мые выходы разр дов распределител сигналов соединены соответственно со входами устайовки в единицу разр дов вспомогательного регистра и с первыми входами элементов И первой группы, а инверсные выходы разр дов распределител сигналов подключены соответственно к первым входам элементов И второй группы, выходы которых подключены соответственно ко входам установки.в ноль разр дов вспомогательного регистра, выходы которого св заны соответственно с первыми входами элементов И третьей группы, выходы одноименных элементо И первой и третьей групп .соединены рез соответствующие элементы .ИЛИ гр пы со счетными входами разр дов регистра числа, первый информационный вход преобразовател соединен с пер выми входами первого и второго элементов И и со вторыми входами элементов И второй группы, второй инфррмационный вход преобразовател соединен со вторым входом первого элемента И, выход которого соеди йен се вторыми входами элементов. И третьей группы, второй тактирующий вход преобразовател подключен к третьему входу первого и второму входу второго элементов и, выход последнего из которых подключен ко вторым входам элементов И первой группы, а третий тактирующий вход преобразовател соединен с входами записи информации вспомогательного регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 628485, кл. G Об F 5/04, 1977.
2.Авторское свидетельство СССР по за вке 2421567/18-24, кл. G 06 F 5/04, 1978 (прототип).