SU911521A1 - Устройство дл получени квадратичной зависимости - Google Patents

Description

(Б ) УСТРОЙСТВО дл  ПОЛУЧЕНИЯ КВАДРАТИЧНОЙ ЗАВИСИМОСТИ

I

Изобретение относитс  к вычислительной и измерительной технике и может быть использрвано, в частности в аналого-цифровых преобразовател х врем -импульсного типа, где кроме преобразовани  аналог-код необходимо одновременно получить квадрат входной величины, а также в цифровых приборах дл  определени  сред-ч неквадратичного значени  случайной величины.

Известно устройство дл  получейи  квадратичной зависимости, содержащее два счетчика, равноименные разр ды которых соединены с входами элементов запрета, выходами подключенные к элементу ИЛИ, причем старший разр д первого счетчика подключен к младшему разр ду другого Счетчика и второй выход младшего разр да подключен непосредственно к входу элемента ИЛИ Cl.

Однако на выходе этого устройства образуетс  величина, пропорциональна  квадрату входной величины, что неудобно, поскольку впоследствии приходитс  каким-то образом компенсировать или избавл тьс  от коэффициента пропорциональности дл  получени  квадрата входной величины.

Наиболее близким по своей технической сущности и принципу действи  к предлагаемому  вл етс  устройство, содержащ ее два счетчика, две линии

10 задержки, генератор импульсов, триггер , блок элементов И C2l.

Существенным недостатком этого устройства  вл етс  То, что его быстродействие зависит от значени 

1$

входной величины

- 1)f

ш C nvxac

Ж)

где frvt - частота следовани 

Claims (2)

1. импульсов генератора; максимальное значение входной величины х; fflc частота следовани  импульсов входной величины X. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в устройство дл  получени  квадратичной зависимости, содержащее первый п-разр дный и второй (n-il)разр дный счетчики, входы установки нул  которых подключены к установоч ному входу устройства, элемент И, выход которого соединен со счетнык входом второго сметчика, вход первого счетчика соединен с входом устррйстаа , группы элементов И, введены (п(-1)-разр дный сумматор, первый и второй ()-разр дные регистры,причем выходы первого счетчика соединены со сдвигом на один разр д вправо с первой группой входов сумматора , первый вход первого разр да которого соединен с входом логической единицы устройства, втора  группа входов сумматора подключена к разр д ным выходам первого регистра, первый вход которого, а также первый вход второго регистра соединены с установочным входом устройства, разр дные выходы сумматора и второго регнстра соединены с первыми входами элементов И соответственно первой и второй группу вторые входы которых подключены соответственно к управл ю щему и иьк1 ормационному входам устройства , а выходы элементов И первой и второй групп соединены со вто рыми входами соответственно второго и первого регистров, третий вход первого разр да сумматора соединен входом логического нул  устройства, выход переноса старшего разр да су матора соединен с первым входом эле мента И, второй вход которого подKjfl04eH к управл ющему входу устройства . На фиг. 1 изображена функциональ на  схема устройства дл  получени  квадратичной зависимости;на фиг. 2 временна  диаграмма управл ющих импульсов . Устройство дл  получени  квадратичной зависимости содержит п-разр д ный счетчик 1, (п+1)-разр дный сумматор 2, элемент И 3, (п-1)-разр дны счетчик , группы элементов 5 и 6 И второй и первый регистры 7 и 8, уста новочный вход 9 устройства, информа ционный вход 10 устройства, управл ющий вход 11 устройства, входы 12 и 13 логической единицы и логического нул  соответственно. Счетчик состоит из пТ-триггеров, причем выход триггера i го разр да заведен на счетный вход триггера последующего разр да и на первый вход (i+1)-ro разр да сумматора 2 (,п) счетный вход триггера младшего разр да счетчика 1 соединен с входом 10, а вход R установки нул  каждого триггера соединен с входом начальной установки 9. Счетчик 1 предназначен дл  преобразовани  последовательности импульсов входной величины в параллельный код. Сумматор 2 состоит из (п+1)-одноразр дных полных комбинационных сумматоров , причем выход, переноса каждого разр да сумматора 2 соединен с третьим входом последующего разр да, а выход переноса старшего разр да соединен с первым входом элемента И 31 вторые входы каждого разр да сумматора 2 соединены с выходами соответствующих разр дов регистра 8, первый и третий входы младшего раз|р Да сумматора 2 соединены соответственно с входами логической единиЦы 12 и логического нул  13. Сумматор 2 предназначен дл  суммировани  содержимого счетчика 1 и содержимого регистра 8. Элемент И 3, второй вход которого соединен с входом управлени  11, а выход подключен к входу счетчика , предназначен, дл  форгмировани  импульсов переноса, возникающих при переполнении сумматора 2. Счетчик j состоит из (п-1)Т-триггеров , причем выход каждого триггера заведен н счетный вход последующего , а вход R установки нул  каж-. дого триггера соединен с входом начальной установки 9- Счетчик А предназначен дл  формировани  старших разр дов результата Y в случае переполнени  cyNwia тора 2. Группа элементов И 5 состоит из (п+1)-элемента И, первый выход каждого из которых соединен с выходом соответствующего разр да сумматора 2, вторые входы соединены с входом управлени  11, а выходы соединены с входами S установкой единицы соответствующих разр дов регистра 6.Группа элементов И 5 пр§д азначена дл  записи содержимого сумматора 2 в регистр 7 при подаче импульса управлени  X. . Регистр 7 состоит из (п+1) RS-триггеров, входы R установки нул которых соединены с входом начально установки 9f э выходы соединены с первыми входами соответствующих эле ментов И группы 7- Регистр 7 преднаэначе дл  записи результата очередного суммировани , а после окончани  процесса квадратировани  регистр 7 содержит (n-t-1) младших разр дов резуль та та Y. Группа элементов И 6 состоит из (п+1) элементов И, второй вход каждой из которых соединен с входом tO а выходы соединены с входами S уста новки единицы соответствующих разр  дов регистра 8. Группа элементов И 6 предназначена дл  передачи содержимого регис ра 7 в регистр 8 при подаче входного импульса X. Регистр В состоит из (п+1) RS-триггеров, входы R установки нул которых соединены с входом начально установки 9. Регистр 8 предназначен дл  хранени  промежуточного результата сложени . Устройство дл  получени  квадратичной зависимости работает следующим образом. В исходном состо нии счетчики 1 , регистры, 7 и 8 наход тс  в нулевом состо нии.Частота следовани  fyимпульсов управлени  Хо по входу управлени  11 равна f причем они сдвинуты по фазе р влево относительно входных импульсов О:: на полтакта (фиг.2). Под тактом работы устройства принимаетс  период То сл довани  импульсов ЗСо. Таким образом такт включает в себ  один импульс последовательности оСо и один импульс последовательности оо К началу первого такта на выходах сумматора имеетс  комбинаци  0...0001. При прохождении импульса управлени  OSe, по входу управлени  11 содержимое сумматора переписывает с  в регистр 7, на выходах которого образуетс  результат Y 0...0001. Счетчик 4 необходим в случае переполнени  сумматора 2 и его выходы образуют старшие разр ды .результата ,. При прохождении входного импульса Фо по входу 10, содержимое регистра 7 переписываетс  в регистр 216 8: 0.,.0001, содержимое счетчика 1 . увеличитс  на единицу и станет О,..0001, а на выходах сумматора образуетс  код 6...-0100. Таким образом , при ж 1 Y 1. При прохождении импульса управлени  Зч во втором такте содержимог сумматора переписываетс  в. регистр 7: 0...0100. При прохождении входного импульса ао содержимое регистра 8 станет равным 0...0100, содержимое счетчика 1 увеличитс  на единицу 0...0010, а на выходах сумматора 2 образуетс  код 0...1001. Таким образом, при X « 2 Y и т.д. Принцип действи  устройства основан на последовательном преобразовании каждого К-го импульса из входной последовательности N-импульсов величины о: в код 2 К + 1 (К О, N-1) и последовательном суммировании. Между тем известно, что сумма членов арифметической прогрессии с общим членом 2 К + 1 при , N-1 равна №, т.е. I. СВи.л} Предлагаемое устройство дл  получени  квадратичной зависимости не обладает методической и систематической погрешностью в получении квадрата числа. Объем аппаратурных затрат определ етс  максимальным значением входной величины ф Число разр дов п счетчика 1 выбираетс  следующим образом: П IOJlg50M(XKC , где ос.мако , округленное до лижайшей большей степени числа 2. Число разр дов сумматора 2, регистров 7 и 8 выбираетс  на единицу ольшим, чем п, а число разр дов четчика 4 - на единицу меньшим. Врем  вычислени  устройства опреел етс  .величиной да - 2%. де N Т« количество импульсов входной величины период следовани  импульсов входной величины Техническое преимущество предагаемого устройства дл  получени  квадратичной зависимости по сравнен  о с прототипом состой т. в возможности повышени  на несколько пор дков частоты входного сигнала при сохранении работоспособности устройства. Формула изобретени  . Устройство дл  получени  квадратичной зависимости, содержащее первый п-разр дный и второй (п-1)-разр дный счетчики, входы установки нул  которых подключены к установоч НСМ4У входу устройства, элемент И, выход которого соединен со счетным входом второго счетчика, вход перво го счетчика соединен с входом устройства , группы элементов И, о тл и ч а ю щ е в с   тем, что, с целью повышени  быстродействи , в него вёедены (П-И)-разр дный сумматор , первый VI второй (n-fl)-разр дные регистры, причем выходы первого счетчика соединены со сдвигом на один разр д вправо с первой группой входов сумматора, первый вход перво го разр да которого соединен с входом логической единицы устройства. 18 втора  группа входов сумматора подключена к разр дным выходам первого регистра, первый вход которого,а первый вход второго регистра соединены с установочным входом устройства , разр дные выходы сумматора и второго регистра соединены с первыми входами элементов И соответственно первой и второй групп,вторые входы которых подключены соответственно к /управл ющему и информационному входам устройства, а выходы элементов И первой и второй групп соединены со вторыми входами соответственно второго и первого регистров , третий .вход первого разр да сумматора соединен с входом логического нул  устройства, выход переноса старшего разр да сумматора соединен с первым входом элемента И, второй вход которого подключен к управл ющему .входу устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР М- , кл. G 06 G 7/20, 1978.
2. 2.Авторское свидетельство СССР К 113563, кл. G 06 F 7/38, 1957 (прототип).

   t 55

   5 «,

   &

   0iff.Z