SU911508A1

SU911508A1 - Устройство дл сравнени двух чисел

Info

Publication number: SU911508A1
Application number: SU802869634A
Authority: SU
Inventors: Замира Амандыковна Джузенова; Владимир Алексеевич Дудков; Виктор Иванович Корнейчук; Владимир Петрович Тарасенко
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1980-01-14
Filing date: 1980-01-14
Publication date: 1982-03-07

Description

I .

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных yctpoйcтaax.

Известно устройство дл определени максимального числа из группы чисел, содержащее п поразр дных узлов сравнени сравниваемых чисел, выходные шины, каждый из поразр дных узлов сравнени состоит из элед ентов И, ИЛИ и элемента НЕ, входы и выходы узлов, информационные входы узлов , информационный выход узла f1 J

Однако в таком устройстве при увеличении разр дности входных чисел требуетс увеличение количества поразр дных узлов сравнени .

На.иболее близкое к предлагаемому устройство дл сравнени двух чисел, содержащее два счетчика, соединенных между собой вентил ми перезаписи, четыре элемента И, один из которых включен на два выхода первого счетчи- ка, элемент ИЛИ, триггер, один из

ВХОДОВ которого соединен с выходом второго элемента И, входы которого соединены с выходами триггеров первого счетчика, а выход триггера соединён с входами третьего и четвертого элементов И, другие входы котррых св заны с шиной опроса, а в качестве выходных шин использованы выходы третьего и четвертого элементов И 2J.

to

Недостатком известного устройства вл етс сложность.

Цель изобретени - упрощение устройства . .

Поставленна цель достигаетс

15 тем, что в устройстве дл сравнени двух чисел, содержащем первый и второй регистры, триггер, элемент запрета , элементы И, ИЛИ, элементы задержки, сумматоры, причем вход за20 пуска устройства соединен с в;;одом установки в единичное состо ние триггера , пр мой и инверсный выходы которого подключены к первым входам

- , 391

ервого и второго элементов И соответственно , вторые входы которых соединены со входом тактовых сигнаов устройства, а и выходы - с входами первого элемента ИЛИ, выход которого подключен к входам синхронизации первого и второго регистров, пр мой выход первого регистра соединен с первыми входами третьего-и четвертого элементов И, инверсный выход первого регистра подключен к ервым входам п того и шестого Элеентов И, пр мой выход триггера соеинен с вторыми входами четвертого п того элементов И, инверсный выод триггера подключен к вторым вхоам третьего и шестого элементов И, выходы третьего и п того элементов И соединены с входами второго элемента ИЛИ, выход которого подключен к первому входу первого сумматора,выход суммы которого соединен с входом управлени первого регистра и элемента запрета, выход которого подключен к входу установки в нулевое состо ние триггера и к первому входу третьего элемента ИЛИ, выход которого соединен с входом переносов первого сумматора, выход переносов которого через первый элемент задержки подключен к второму входу третьего элемента ИЛИ, выходы четвертого и шестого элементов И соединены с входами четвертого элемента ИЛИ, выход которого подключен к первому входу второго сумматора, выход суммы которого соединен с входом управлени второго регистра, выход которого подключен к вторым входам первого и второго сумматоров, .выход переносов которого через второй элемент задержки соединен с входом переносов второго сумматора, вход управлени устройства подключен к инф6|й ационному входу .элемента запрета, вход запуска устройства соединен со входом установки в единичное состо ние триггера и с третьим входом третьего элемента ИЛИ.

На чертеже изображена функциональна схема устройства дл сравнени двух чисел. .

Устройство содержит регист 5 1, элементы ИЛИ 2 и 3, сумматор k, элемент 5 запрета, вход 6 управлени , триггер 7, элементы ИЛИ 8 и 9, вход 10 запуска устройства, элемент 11 задержки, вход 12 тактовых сигналов.

5084

регистр 13, сумматор I, элемент 15 задержки элементы И 16-21.

Устройство работает следующим образом.

5 Определение максимального числа из двух положительных п-разр дных чисел осуществл етс за два цикла Каждый цикл выполн етс за fn+П тактов . Длительность такта Т. равна пеo риоду следовани импульсов фазового питани сдвиговых регистров. Врем действи такта Tj соответствует временному интервалу i-ro разр да чисел при последовательном представлении

S информации. Считаем, что числа уже записаны в регистрах 1 и 13. Сдвиг чисел в регистрах 1 и 13 осуществл етс младшими разр дами вперед. Так, во врем действи такта Tf (при

0 сигнале Пуск) происходит выдача первых разр дов чисел из регистров 1 и 13 на сумматоры и 14 через соответствующие цели коммутации. Во врем действи такта T-i происходит

5 выдача i-ых разр дов чисел.

В6 врем работы устройства производитс как суммирование, так и вычитание чисел. Вычитаниечисел производитс в дополнительных кодах.

0 Если в (ri-fi)-OM разр де (в нашем примере в четвертом разр де) единица (а), то это значит, что разность положительна и результат получен в пр мом коде. Если в (п+1)-ом разр де

5 нуль (б), то это значит,что разность отрицательна и требуетс преобразование дополнительного кодарезультата в пр мой код.

40 Таким образом, -значение (п+1)-ого разр да несет информацию о том, вл етс ли разница положительной или отрицательной. Значение сигнала,соответствующего (п+1)-ому разр ду разности, вл етс управл ющим дл цепей коммутации.

Формирование дополнительного кода осуществл етс преобразованием пр мого кода в обратный и прибавлением

„ единицы в младший разр д в цепи переноса одноразр дного сумматора. I

Аппаратурные затраты предлагаемого устройства уменьшены примерно в два раза (что показывает соответствующий расчет). Кроме того в нем при выделении большего числа не .тер етс меньшее и указываетс их точный адрес .

Формула иэ.обретени

Устройство дл сравнени двух чисел , содержащее первый и второй регистры , триггер, элемент запрета, элементы И, ИЛИ, элементы задержки, сумматоры, причем вход запуска устройства соединен с входом установки в единичное состо ние триггера, пр ной и инверсный выходы которого подключены к первым входам первого и второго элементов И соответственно, вторые входы которых соединены со входом тактовых сигналов устройства, а их выходы - с входами первого элемента ИЛИ, выход которого подключен к входам синхронизации первого и второго регистров, отличающеес тем, что, с целью упрощени устройства, в нем пр мой выход первого регистра соединен с первыми входами третьего и четвертого элементов И, инёерсныЙ выход первого регистра подключен к первым входам п того и шестого элементов И, пр мой выход триггера соединен с вторыми входами четвертого и п того элементов И , инверсный выход триггера подключен к вторым входам третьего и шестого элементов И, выходы третьего и п того элементов И соединены со входами второго элемента ИЛИ, выход которого подключен к первому входу первого сумматора,Bk115086

ход суммы которого соединен с входом управлени первого регистра и элемента запрета, выход которого подключен к входу установки в нулевое 5 состо ние триггера и к первому входу третьего элемента ИЛИ, выход которого соединен с входом переносов первого сумматора, выход переносов которого через первый элемент задержки подключен к второму входу третьего элемента ЯЛИ, выходы четвертого и шестого элементов И соединены с входами четвертого элемента ИЛИ, выход которого подключен к первому входу второго сумматора, выход суммы которого соединен с входом управлени второго регистра, выход которого подключен к вторым входам первого и второго сумматоров, выход переносов которого

20 через второй элемент задержки сое/;инен с входом переносов второго сумматора , вход управлени устройства подключен к информационному входу элемента запрета, вход запуска уст2S ройства соединен со входом установки в единичное состо ние триггера и с третьим входом третьего элемента ИЛИ.

Источники информации, прин тые во внимание при экспертизе

0 1. Авторское свидетельство СССР № , к . G 06 F 7/0|, 1972.

2. Авторское свидетельство СССР « 3«7925, кл. Н 03 К 19/26, 1969 (прототип) .

Claims

Формула изобретения

Устройство для сравнения двух чисел, содержащее первый и второй регистры, триггер, элемент запрета, элементы И, ИЛИ, элементы задержки, сумматоры, причем вход запуска устройства соединен с входом установки в единичное состояние триггера, прямой и инверсный выходы которого под- ю ключены к первым входам первого и второго элементов И соответственно, вторые входы которых соединены со входом тактовых сигналов устройства, а их выходы -с входами первого эле- 15 мента ИЛИ, выход которого подключен к входам синхронизации первого и второго регистров, отличающееся тем, что, с целью упрощения устройства, в нем прямой выход первого регистра соединен с первыми входами третьего и четвертого элементов И, инверсный выход первого регистра подключен к первым входам пятого и шестого элементов И, прямой выход триггера соединен с вторыми входами четвертого и пятого элементов И', инверсный выход триггера подключен к вторым входам третьего и шестого элементов И, выходы третьего и пятого элементов И соединены со входами второго элемента ИЛИ, выход которого подключен к первому входу первого сумматора,вЫ911508 6 ход суммы которого соединен с входом управления первого регистра и элемента запрета, выход которого подключен к входу установки в нулевое 5 состояние триггера и к первому входу третьего элемента .ИЛИ, выход которого соединен с входом переносов первого сумматора, выход переносов которого через первый элемент задержки подключен к второму входу третьего элемента ИЛИ, выходы четвертого и шестого элементов И соединены с входами четвертого элемента ИЛИ, выход которого подключен к первому входу второго сумматора, выход суммы которого соединен с входом управления второго регистра, выход которого подключен к вторым входам первого и второго сумматоров, выход переносов которого 20 через второй элемент задержки соединен с входом переносов второго сумматора, вход управления устройства подключен к информационному входу элемента запрета, вход запуска уст25 ройства соединен со входом установки в единичное состояние триггера и с третьим входом третьего элемента ИЛИ.