SU1005037A1 - Устройство дл сложени -вычитани - Google Patents

Устройство дл сложени -вычитани Download PDF

Info

Publication number
SU1005037A1
SU1005037A1 SU813325971A SU3325971A SU1005037A1 SU 1005037 A1 SU1005037 A1 SU 1005037A1 SU 813325971 A SU813325971 A SU 813325971A SU 3325971 A SU3325971 A SU 3325971A SU 1005037 A1 SU1005037 A1 SU 1005037A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
modulo
trigger
adder
Prior art date
Application number
SU813325971A
Other languages
English (en)
Inventor
Александр Александрович Сорокин
Александр Алексеевич Селиванов
Василий Васильевич Румянцев
Вадим Васильевич Короваев
Original Assignee
Научно-исследовательский и проектно-конструкторский институт автоматизированных систем управления транспортом газа
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский и проектно-конструкторский институт автоматизированных систем управления транспортом газа filed Critical Научно-исследовательский и проектно-конструкторский институт автоматизированных систем управления транспортом газа
Priority to SU813325971A priority Critical patent/SU1005037A1/ru
Application granted granted Critical
Publication of SU1005037A1 publication Critical patent/SU1005037A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении арифметических устройств ЭВМ и цифровых систем контрол .
Известно-устройство, содержащее три счетчика, генератор импульсов, триггеры и элементы И,ИЛИ, позвол ю-щие определ ть разность двух чисел с сохранением информации об операндах i .
Недостатком этого устройства  вл етс  низкое быстродействие. .
Наиболее близким к изобретению  вл етс  устройство дл  сложени вычитани  двоичных чисел, содержащее два ре гистра, триггер, шесть элементов И, два элемента ИЛИ и два элемента задержки 2.
Недостатками такого устройства  вл ютс  его функциональна  ограниченность , состо ща  в том, что оно не обеспечивает сохранени  значени  второго операнда после выполнени  операции сложени  или вычитани , а также низкое быстродействие.
Цель изобретени  - повыиени  быстродейстци  и расширение функциональных возможностей устройства за счет возможности сохранени  значени  второго операнда при выполнении операции .
Указанна  цель достигаетс  тем, что в устройство, содержоидещее два регистра, триггер, четыре элемента И и элемент ИЛИ, причем пр мой выход триггера соединен с первым входом первого элемента И, второй вход кото рого соединен с выхрдом первого ре10 гистра, введены четыре сумматора по модулю два, при этом первый и второй входы первого сумматора по модулю два соединены соответственно с выходом первого регистра и пр мым выходом
15 триггера, выход первого сумматора по модулю два соединен с первым входом второго сумматора по модулю два и с первым входом второго элемента И, второй вход которого соединен с вы20 ходом третьего cyNMaTopa по модулю два, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен со вторым входом элемента ИЛИ, выход
25 которого соединен с первым входом четвертого сумматора по.модулю два, второй вход которого соединен с пр мым выходом триггера, выход четвертого сумматора по модулю два соединен
30 с первым входом третьего элемента И,
выход которого соединен со счетным входом триггера, первый вход третьег сумматора по модулю два соединен с шиной управлени  устройства, вторые входы-второго и третьего сумматоров по модулю два соединены с выходом второго регистра, вход которого подключен к выходу четвертого элемента И, вход первого регистра сего выходом, выход второго сумматора по модулю два подключен к первому входу четвертого элемента И, вторые входы третьего и четвертого элементов И соединены с шиной синхронизаци устройства, а установочный вход триггера соединен с шиной сброса устройства .
На чертеже изображена структурна  схема устройства дл  сложени -вычитани .
Устройство содержит два регистра 1 и 2, триггер 3, элементы И 4-7, сумматоры 8-11 по модулю два, элемент ИЛИ 12, шину 13 управлени , шину 14 синхронизации и шину 15 сброnav
Устройство работает следующим образом .
При операции Сложение в регистр ры 1 и 2 по синхронизирую1цим импульсак тактовой частоты последовательно начина  с младших разр дов, записываютс  двоичные коды слагаемых X (Х-,
Х2, ..,, Х) и У ;(Х|;/2 пЬ при операции Вычитание в регистр 1 записываютс  двоичный код вычитаемого X (К, X2f ...f Xr,)f а в регистр 2 - уменьшаемого У (.У-,, У2, ...,УП. При этом на шину 14 синхронизации подаетс  запирающий потенциал, а на мину 15 - импульс Сброс, который устанавливает триггер 3 в исходное нулевое состо ние.
Рассмотрим работу устройства в режиме Вычитание, при котором на управл юадую шину 13 подаетс  потенциал логическа  единица. Двоичные коды вычитаемого и уменьшаемого считываютс  синхронно последовательно, начина  с младших разр дов, и поступают на вход комбинационного сумматора-вычитател , образованного элементами б, 7, 9 - 11 и 12. На вход комбинацион- кого сумматора поступает также с единичного вьахода триггера 3 значение заема, образовавшегос  в предыдущем тактё считывани .
При этом на каждом -м такте считывани  на выходе сумматора 9 формируетс  значение разности Р , а на выходе элемента ИЛИ 12 - значение заема 2.
Синхронно со считывающими импуль:сами по шине 14 на входы элементов И 4 и 5 поступают импульсы, передний фронт которых задержан относительно переднего фронта считывающих
импульсов на врем  установлени  пере ходных процессов в комбинационном сумматоре-вычитателе, вызванных очередным поступлением считываемых кодов .
При этом на каждом i-м такте считывани  значение разности Р с выхода элемента И 4 поступает на вход регистра 2, а в триггере 3 через элемент И 5 записываетс  значение заема.
Операци  записи или стирани  единицы заема в триггере 3 реализуетс  на элементе И 4. При несовпадении (совпадении) значени  заема i-ro такта и значени , записанного в триггере 3. на 4i-l -м такте, на выходе элемента И 4 формируетс  сигнал логическа  единица (логический , который поступает на вход элемента И 5. В зависимости от сигнала на выходе элемента 4 синхроимпульс либо проходит через элемент И 5 на счетный вход триггера 3 и перебрасывает его, либо элемент И 5 запираетс  и триггер сохран ет свое состо ние. Процесс вычислени  заканчиваетс  после считывани  старших разр дов уменье шаемого и вычитаемого. Если уменьшаемое меньше вычитаемого, разность получаетс  в дополнитнльном коде.
Операци  Сложение отличаетс  от операции Вычитание только подачей на управл ющую шину 13 потенциала логический нуль.
Как при сложении, так и при вычитании записанный в регистре 1 код числа сохран етс .
Данное устройство выгодно отличаетс  от прототипа, так как позвол ет производить операции сложени  и вычитани  двух чисел, представленных в пр мых кодах с сохранением информации об одном из слагаемых или вычитаемом после операции Сложение или Вычитание . Эта особенность расшир ет функциональные возможности устройства и позвол ет эффективно использовать его при многократных вычислени х суммы или разности двух чисел в случа х , когда один из операндов не мен етс , например, в устройствах, выполн ющих операции Умножение или Деление методом многократного суммировани  или вычитани , в интеграторах систем сбора и обработки информаг ции и дл  других целей, где требуетс  производить повторные вычислени .
Кроме того, по-сравнению с прототипом , данное устройство обладает повышенным быстродействием, так как операции и сложени , .и вычитани  осуществл ютс  за один цикл.
формула изобретени 
Устройство дл  сложени -вычитани , содержащее два регистра, триггер.

Claims (2)

  1. Формула изобретения
    Устройство для сложения-вычитания,
    65 содержащее два регистра, триггер, . 60 четыре элемента И и элемент ИЛИ, причем прямой выход триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого регистра, отличающее с я тем, что, с целью повышения быстродействия и расширения· функциональных возможностей за счет· возможности сохранения значения второго операнда,при выполнении операции, в устройство введены четыре сумматора по модулю два, при этом первый и второй входы первого сумматора по модулю два соединены соответственно с выходом первого регистра и прямым выходом триггера, выход первого сумматора 15 по модулю два соединен, с первым входом второго сумматора по модулю два и с первым входом второго элемента И, второй вход которого соединен с выходом третьего сумматора по модулю два, 20 выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с первым входом четвёртого . 25 сумматора по модулю два, второй вход которого соединен с прямым выходог триггера, выход четвертого с^^матора по модулю два соединен с первым входом третьего элемента И, выход которого соединен со счетным входом триггера, первый вход третьего сумматора по модулю два соединен с шиной управления устройства, вторые входы второго и третьего сумматоров по модулю два соединены с выходом второго регистра, вход которого подключен к выходу четвертого элемента И, вход первого регистра соединен с его выходом, выход второго сумматора по модулю два подключен к первому входу четвертого элемента И, вторые входа третьего и четвертого ^элементов И^ соединены с шиной синхронизации устройства,а установочный вход триггера соединен · с шиной сброса устройства.
    Источники 1информации, принятые во внимание при экспертизе
    1. Авторское свидетельство СССР № 686029, кл. G Об F 7/50, 1977.
  2. 2. Авторское свидетельство СССР » 74.6513, кл. G 06 F 7/50, 1978 (прототип).
    О
    ВНИИПИ Заказ 1899/63 Тираж 704 Подписное
    Филиал ППП Патент,г.Ужгород,ул.Проектная,4
SU813325971A 1981-06-19 1981-06-19 Устройство дл сложени -вычитани SU1005037A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813325971A SU1005037A1 (ru) 1981-06-19 1981-06-19 Устройство дл сложени -вычитани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813325971A SU1005037A1 (ru) 1981-06-19 1981-06-19 Устройство дл сложени -вычитани

Publications (1)

Publication Number Publication Date
SU1005037A1 true SU1005037A1 (ru) 1983-03-15

Family

ID=20972332

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813325971A SU1005037A1 (ru) 1981-06-19 1981-06-19 Устройство дл сложени -вычитани

Country Status (1)

Country Link
SU (1) SU1005037A1 (ru)

Similar Documents

Publication Publication Date Title
US4320464A (en) Binary divider with carry-save adders
GB1570791A (en) Multiplication apparatus
US5212782A (en) Automated method of inserting pipeline stages in a data path element to achieve a specified operating frequency
SU1005037A1 (ru) Устройство дл сложени -вычитани
EP0529755A2 (en) Method and apparatus for negating an operand of a multiplication operation
KR940001556B1 (ko) 디지탈신호처리장치
RU2595906C1 (ru) Устройство для вычисления функций
SU792250A1 (ru) Контролируемое арифметическое устройство
SU711570A1 (ru) Арифметическое устройство
SU911508A1 (ru) Устройство дл сравнени двух чисел
RU2028661C1 (ru) Устройство для вычисления функции
KR100202947B1 (ko) 파이프라인 이진 곱셈기
SU911522A1 (ru) Цифровой функциональный преобразователь
SU960807A2 (ru) Функциональный преобразователь
SU691865A1 (ru) Устройство дл решени разностных краевых задач
SU429423A1 (ru) Арифметическое устройство
RU2018934C1 (ru) Устройство для деления
SU634274A1 (ru) Устройство дл сложени чисел
SU842789A1 (ru) Микропроцессорна секци
SU1517026A1 (ru) Устройство дл делени
SU608157A1 (ru) Устройство дл умножени
SU758146A1 (ru) Арифметическое устройство 1
SU993252A1 (ru) Арифметическое устройство
SU1764058A1 (ru) Устройство дл обработки векторов
SU1151957A1 (ru) Устройство дл вычислени квадратного корн