SU758146A1 - Арифметическое устройство 1 - Google Patents

Description

Изобретение относится к области вычислительной техники, и может быть использовано при построении специализированных вычислительных устройств.

Известно арифметическое устройст- 5 во, содержащее регистры операндов и результата, суммирующие устройства и анализаторы цифр Щ .

Недостатком его является то, что оно не реализует набора процедур, Ю наиболее употребимых при цифровой обработке данных, .таких как умножение, квадратировайие, деление, извлечение квадратного корня, сложение-вычитание чисел в форме с плаваю-15 щей запятой.

Наиболее близким техническим решением к данному изобретению является арифметическое устройство, содержащее регистр множимого, регистр 20

сдвига, выходы которого соединены с первыми входами элементов И первой и второй групп, вторые входы которых соединены соответственно с первым и вторым управляющими входами 25 устройства, выходы элементов И первой и второй групп подключены соответственно к прямым и инверсным входам регистра множителя, выходы которого соединены с первой группой входов . 30

2

матрицы сумматоров, выходы которой подключены ко входам регистра произведений и регистра подкоренного выражения, выходы регистра произведения и регистра подкоренного выражения подключены к первым входам элементов И-ИЛИ соответственно первой и второй групп, остальные входы которых соединены с третьим управляющим входом устройства, а выходы соединены со входами сумматоров последней строки, матрицы, причем выход переноса сумматора старшего разряда последней строки матрицы соединен с третьими входами второй группы элементов И [2].

Кроме того, устройство содержит группу элементов ИЛИ.

Недостатком его является невозможность выполнения деления, умножения, вычитания чисел с плавающей запятой.

Целью изобретения является расширение функциональных возможностей, эа счет выполнения операций деления, сложения и вычитания чисел с плавающей запятой.

Цель достигается тем, что оно

содержит блок анализа знаков, третью

и четвертую группы элементов И, третью, четвертую и пятую группы эле3

758146

4

ментов И-ИЛИ, причем выходы элементов И первой и второй групп соединены с первыми входами элементов И соответственно третьей и четвертой групп, выходы которых подключены к прямым и инверсным входам регистра множимого, выходы регистра множимого подключены к первым входам элементов И-ИЛИ третьей и четвертой групп, вторые входы которых соединены с выходом регистра произведения, а третьи и четвертые входы элементов И-ИЛИ третьей и четвертой групп соединены с первым входом блока обработки знаков, второй и третий выходы которого соединены с первым, вторым и третьим входами элементов И-ИЛИ пятой группы, четвертые входы которых соединены с выходами элементов И-ИЛИ третьей группы и со второй группой входов матрицы сумматоров, выходы третьей и четвертой групп которой подключены к выходам соответственно третьей и пятой групп элементов И-ИЛИ, причем выход переноса старшего сумматора последней строки матрицы умножения соединен со входом блока анализа знаков, четвертый выход которого соединен со входами старших разрядов регистра множителя.

Устройство представлено на чертеже.

Применяются обозначения: регистр сдвига 1, первая группа элементов И 2, вторая группа элементов ИЗ, первый управляющий вход 4, второй управляющий вход 5, регистр множителя 6, третья группа элементов И 7, четвертая группа элементов И 8, четвертый управляющий вход 9, регистр 10 множимого, регистр 11 произведения, группа элементов И-ИЛИ 12, матрица сумматоров 13, регистр 14 подкоренного выражения, группа элементов И-ИЛИ 15, группа элементов И-ИЛИ 16, сумматор 17, группа элементов И-ИЛИ 18, группа элементов И-ИЛИ 19, сумматор 20, блок 21 обработки знаков, третий управляющий вход 22. . · :

•Работает устройство следующим обр'азом.

В режимах умножения и квадратирования регистр сдвига 1 установлен в "0", в регистры 6, 10 занесены сомножители, множимое из регистра 10 на матрицу умножения поступает через элементы 12, 16, на вход 22 подан "0"; результат заносится в регистр 11.

Извлечение квадратного корня производится методом обратного поиска, т.е. последовательным подбором цифр сомножителей, начиная со старшего разряда За п тактов, где η - разрядность . результата.

Работает устройство в данном режиме так: в регистр 14 заносится подкоренное выражение, регистры б, 10

очищаются, в первый разряд регистра 1 заносится "1" и по сигналу установки по входу 4 в старшие разряды регистров 6, 10 переписывается "1", т.е. на матрице умножения возводится в квадрат число 0,100...0. в конце первого полуцикла произведение записывается в регистр 11, на вход 22 подается сигнал сравнения, при этом на входы сумматоров 20 поступает произведение и инверсия подкоренного выражения.

Если знак разности равен "1" (перенос старшего разряда строки 20), то в момент прихода на вход 5 сигнала установки "0" в данных разрядах регистров 6, 10 устанавливается "0", если перенос равен "0", то в данных разрядах регистров 6, 10 остается

»1 н

На этом первый этап кончается, "1" сдвигается в следующий разряд регистра 1 и процедура повторяется. Через η тактов результат оказывается записанным в регистрах 6, 10.

В режиме сложения, вычитания чисел с плавающей запятой мантисса одного числа заносится (хранится) в регистр 11 произведения, второго числа - в регистр 10 множимого. Блоком обработки знаков 21 производится выравнивание порядков пары чисел: определяется знак и величина разности порядков т, анализируются знаки чисел. После этого устанавливается в единицу т+1-ый, начиная со старшего, разряд регистра 6 множителя, открывает- . ся необходимый элемент И-ИЛИ группы 12, 15, 16 (в соответствии со знаком разности порядков), а на вторые входы пятой группы элементов И-ИЛИ 16 поступает корректирующий код, если сдвигаемое число отрицательное. На матрице умножения производится суммирование двух чисел, сдвинутых относительно друг друга на т-ое число разрядов, причем мантисса числа с большим порядком поступает через группу элементов И-ИЛИ 15 на сумматоры матрицы 17, мантисса числа- с меньшим порядком поступает через группу схем И-ИЛИ 12 на следующие строки матрицы и суммирование происходит на т+1-ой строке матрицы.

Сдвиг, а также суммирование мантиссы отрицательного числа на матрице умножения производится в обратном коде, поэтому в т старших разрядов первой строки матрицы 17 из блока обработки знаков 21 через группу элементов И-ИЛИ 16 поступает корректирующий код, с помощью которого происходит восстановление обратного кода сдвинутого числа.

Результат суммы записывается в

регистр 11 произведения в прямом

либо обратном коде в зависимости

от знака суммы.

5

758146

Деление нормализованных чисел также, как и вычисление корня, производится методом обратного поиска, т.е. последовательным подбором цифр частного, начиная со старшего разряда за п+1 тактов, где п - разряд- $ ность результата.

Работает устройство в этом режиме следующим образом.

В регистр 10 заносится делитель, в регистр 14 - делимое, регистр 6 очищается. В первом такте определяется целая часть частного - на матрице умножения 13 из делителя, поступающего через группу элементов И-ИЛИ 15, вычитается делимое, поступающее из регистра 14 через группу элементов И-ИЛИ 19.·

В случае отрицательного знака (перенос старшего разряда строки мат- „ |рицы) в разряд целой части регистра б множителя заносится "0", во втором такте устанавливается "1" в первом разряде регистра 1, по сигналу установки по входу 4 в старший разряд дробной части регистра 6 переписывается "1" из регистра 1 (число в регистре 10 не меняется, так как по входу 9 поступает запрет занесения) и на матрице 13 вычисляется проб-,ное произведение делителя на число 0,10...0 (делитель поступает на матрицу умножения через элементы 12, 16} которое в конце полутакта записывается в регистр 11 произведения, на вход 22 подается сигнал разрешения ^5 сравнения величины произведения с делимым, и в момент прихода на вход 5 сигнала установки "0" в зависимости от знака разности выданном разряде регистра 6 остается "1" или уста- 40 навливается "0". Такая процедура повторяется η тактов как при вычислении корня, после чего результат оказывается записанным в регистре 6,

45

Если в первом такте знак разности положительный, то в разряд целой части регистра 6 заносится "1", а в регистр 14 остаток от разности, после чего устройство работает по выше- 50 описанному алгоритму.

Предлагаемое арифметическое устройство, кроме процедур множени.;, квадратирования и вычисления квадрат- 55 ного корня, позволяет реализовать процедуры деления, сложения-вычитания чисел в форме с плавающей запятой, т.е. обладает более широкими функциональными возможностями, что 60 связано с использованием матрицы умножения в качестве умножителя, анализатора кодов, сдвигателя, сумматора. Устройство при этом является быстродействующим и однородным. 65

Claims (1)

1. Формула изобретения

   Арифметическое устройство, содержащее регистр множимого, регистр сдвига, выходы которого соединены с первыми входами элементов И первой и второй групп, вторые входы которых соединены соответственно с первым и вторым управляющими устройства входами, выходы элементов И первой и второй групп подключены соответственно к прямым и инверсным входам регистра множителя, выходы которого соединены с первой группой входов матрицы сумматоров, выходы которой подключены ко входам регистра произведения и регистра подкоренного выражения, выходы регистра произведения и регистра подкоренного выражения подключены к первым входам элементов И-ИЛИ соответственно первой и второй групп, остальные входы которых соединены с третьим управляющим входом устройства, а выходы соединены со входами сумматоров последней строки матрицы, причем выход переноса сумматора старшего разряда последней строки матрицы соединен с третьими входами второй группы элементов И, отличающееся тем, что, с целью расширения функциональных возможностей за счет выполнения операций деления, сложения и вычитания чисел с плавающей решеткой, оно содержит блок анализа знаков, третью и четвертую группы элементов И, третью, четвертую и пятую группы элементов И-ИЛИ, причем выходы элементов И первой и второй групп соединены с первыми ехо;дами элементов И соответственно третьей и четвертой групп, вторые входы которых соединены с четвертым · управляющим входом устройства, выходы подключены к прямым ц инверсным входам регистра множимого, выходы которого подключены к первым входам элементов И-ИЛИ третьей и четвертой групп, вторые входы которых соединены с выходом регистра произведения, а третьи и четвертые входы элементов И-ИЛИ третьей и четвертой групп соединены с первым выходом блока анализа знаков, второй и третий выходы которого соединены с первым, вторым и третьим входами элементов И-ИЛИ пятой группы, четвертые входы которых соединены с выходами элементов И-ИЛИ третьей группы и со второй группой входов матрицы сумматоров, третья и четвертая группы входов которой подключены к выходам соответственно третьей и пятой групп элементов И-ИЛИ, причем выход переноса сумматора старшего разряда последней строки матрицы соединен со входом блока анализа знака, четвертый вы7

   758146

   8

   ход которого соединен со входами старших разрядов регистра множителя.