JP2508784B2

JP2508784B2 - 指数関数演算装置

Info

Publication number: JP2508784B2
Application number: JP63035902A
Authority: JP
Inventors: 美小夜中山
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1988-02-17
Filing date: 1988-02-17
Publication date: 1996-06-19
Anticipated expiration: 2011-06-19
Also published as: JPH01209530A; US4979139A

Description

〔産業上の利用分野〕

本発明は、計算機における指数関数の演算装置に関す
るものである。〔従来の技術〕指数関数は、科学技術計算を取り扱う計算機にとっ
て、ぜひとも備えなければならない機能の一つである。この関数を演算する方式としてテイラー級数展開 e^x−１＝ｘ＋x²/2!＋x³/3!＋……＋xⁿ/n! ……（１）や、連分数展開やチェブシェフ級数展開などによる有理
関数近似によって求める方式がある。しかし、いずれの
方式も、多くの乗算あるいは除算を必要とするため演算
時間が長くなり、しかも演算精度も満足すべきものが得
られないという欠点があった。また、マイクロプログラム制御の計算機に適した指数
関数演算方式としてSTL（Ｓequential Ｔable Ｌook u
p）がある。STLは、加算、減算及び右シフトによって演
算できるため、高速な乗算器を持たない計算機では有効
である。２進法でｎ桁の精度で指数関数e^x−１を求めるための
STLの演算原理を以下に示す。入力数ｘは定数γ_ｋと数列｛a_k｝を用いると、以下の
ように表わせる。ｘ＝a₀×γ_０＋a₁×γ_１＋ a₂×γ_２＋…＋a_n-1×γ_n-1＋ε （２）ただし、γ_ｋ＝loge（１＋2^-k）（３） a_k＝｛＋1,0｝（４）これにより、 e^x−１＝（１＋2^-1）^a1×（１＋2^-2）^a2…… ×（１＋2^-(n-1)）^a1×（２^ε−１）（５）となる。このとき、ｘから｛a_k｝を求めることを疑似除算、
｛a_k｝からe^x−１を求めることを疑似乗算という。ｗ＝φ_ｋ−γ_ｋ（６）ｗ≧０ならば、 a_k＝＋１（７） φ_k+1＝ｗ（８） ζ_k+1＝ζ_ｋ＋2^-k×ζ_ｋ（９）ｗ＜０ならば、 a_k＝０（10） φ_k+1＝φ_ｋ（11） ζ_k+1＝ζ_ｋ（12）これらを繰り返し実行することで、φ_ｋを０に近づけ
てゆくとe^xとなり、e^x−１＝ζ_ｋ−１が求められる。このとき、式（６）は、｛a_k｝を決定するための疑似
除算である。また、式（８），（９），（11），（12）
は、｛a_k｝からe^xを求めるための疑似乗算である。ここで、STLの算法で示すと以下のとおりとなる。

【１】 x₀＝ｘ（１≦ｘ＜loge2）,y₀＝１を初期値とす
る。

【２】ｋ＝0,1,2,……,n−１に対して、

【３】を反復
する。

【３】ｗ＝x_k−γ_ｋ（13）Ｗ≧０ならば a_k＝＋１（14） x_k+1＝ｗ（15） y_k+1＝y_k＋y_k×2^-k （16）Ｗ＜０ならば a_k＝０（17） x_k+1＝w_k （18） y_k+1＝y_k （19）ただし、γ_ｋは（３）式を満たす定数である。

【４】 e^x−１＝yn−１が得られる。従来のSTLの算法は、第２図に示す演算装置で、第３
図のフローチャートに示す手順で行われる。第２図において、レジスタ207,208は２種の２進数の
変形x_k,y_kを格納するレジスタ、バレル・シフタ203は値
を任意桁だけ右シフトできるバレル・シフタ、ROM202は
（３）式の定数γ_ｋを発生するｎ語のROM、加減算器204
は入力Ａの内容と入力Ｂの内容を、加算または減算する
加減算器である。カウンタ206は、STLのループ回数回を
制御するカウンタで、カウンタ201はバレル・シフタ203
のシフト桁数を指定し、ROM202の定数番号ｋを指定する
カウンタである。次に、第２図の動作を第３図のSTLの算法に基づいて
説明する。

【１】レジスタ207,208にｘ、１（301,302）を、カウ
ンタ201,206に０、ｎ（304,303）を初期値として与え
る。

【２】カウンタ206の値がｎから１までのｎステップ
の間、次のステップ

【３】を繰り返す。

【３】レジスタ208には（９），（12）式の変数y
_kが、レジスタ207には、（８），（11）式の変数x_kが、
レジスタ205には（６）式の変数ｗが、カウンタ201には
変数ｋが、カウンタ206には変数ｎが格納されている。
バレル・シフタ203はバスから出力される値を、カウン
タ201が示す数だけ右シフトすることにより、2^-k倍す
る。レジスタ207からｘから入力Ａに転送し、カウンタ201
のアドレスが示すROM203の値を入力Ｂに転送し、加減算
器204で減算し、演算結果をレジスタ205に転送する。
（305）。もし、レジスタ205の符号桁の値が正のときは（30
6）、以下の演算を行う。まず、前記演算結果であるレ
ジスタ205の内容をレジスタ207に転送する（311）。次
に、レジスタ208からｙを入力Ａに転送し、ｙのバレル
・シフタ203でカウンタ201が示す値だけ右シフトしたも
のを入力Ｂに転送し、加減算器204で加算し、演算結果
をレジスタ208に転送する（312）。もし、レジスタ231の符号桁の値が負のときは（30
6）、何もしない（312,322）。

【４】上記ステップをｎ回実行した後（309）、レジ
スタ208の内容はy_n＝e^xとなり、これより１減算すればe
^x−１が得られる（310）。従来は、以上の手順をマイクロプログラムで行ってい
た。このとき、上記ステップ

【３】の１回の処理にαク
ロックかかるとすると、全体の演算処理にはｎ×αクロ
ック要し、膨大な時間がかかっていた。〔発明が解決しようとする課題〕上述した従来例の、指数関数演算装置には、以下の問
題点がある。第１に演算結果の精度が良くない。すなわち、（３）
式のγ_ｋはｋが増大するに従って小さくなるため、γ_ｋ
の有効数字が減少し、LSB付近に丸め誤差が蓄積され
る。また、式（８），（９），（11），（12）は固定小
数点での算法であるため、ｘ、e^x−１が浮動小数点数の
場合、ｘを固定小数点数に変換してからe^x−１を求め、
浮動小数点に変換しなければならない。このとき、ｘが
小さい数である場合、固定小数点への変換過程で有効数
字が大幅に減少してしまう。第２に実行時間が長い。すなわち、STLの処理（式
（６），（８），（９），（11），（12））をすべてマ
イクロプログラムで行っていたため、STL1回の処理にα
クロックかかるとすると、全体ではｎ×αクロック要
し、膨大な時間がかかってしまう。〔課題を解決するための手段〕本発明による指数関数演算装置は、2^k×loge（１＋2
^-k）またはloge（１＋2^-k）（ただしｋ＝0,1,…,m−
１）をｋ＝０からｋ＝ｍ−１まで逐次発生できる定数発
生器と、第１のレジスタと、第２のレジスタと、前記第
２のレジスタの内容をｋ桁（ただしｋ＝1,2,…,m−2,m
−1,m）だけ右シフトができる１個のバレル・シフタ
と、前記第１のレジスタの内容に、前記バレル・シフタ
の内容か、０か、または前記定数発生器の内容を加算ま
たは減算し、前記第２のレジスタに出力する加減算器
と、前記第２のレジスタの符号を入力でき、かつ加減算
器が行う演算が、加算か転送かを制御できるｍ段のFirs
t−In Last−Out方式のスタックとを有する。〔作用〕以下、数式を用いて、本発明の指数関数の演算原理を
説明する。本発明の演算原理はSTLと同様であり、本発
明の算法はSTL算法の変形と言える。 STLでは、疑似除算と疑似乗算を同時に実行している
が、本発明ではまず疑似除算を行い、その後、疑似乗算
を行う。 STLでは（２）式のεを無視し、Y₀＝１を初期値とし
て疑似乗算を行っていたため、２進ｎ桁の精度を得るた
めにはｎステップの演算が必要だった。ここで、（２）
式でε＜2ⁿであるため、２進数で2n桁の精度で求めるな
らば（１）式よりｅ^ε≒εと近似できることを利用し、
これを初期値として疑似乗算を行う。そのため、疑似除算，疑似乗算合わせてのステップ数
はSTL同様で約ｎステップ必要である。疑似除算の剰余Y_mを疑似乗算の初期値として、精度良
く使用するために、疑似除算で１ステップごとにX_kを１
桁下位の桁にずらしながら演算する。また、疑似乗算は
疑似除算とは逆の順序で、Y_kを１桁上位の桁にずらしな
がら行う。また、疑似乗算では、初期値をY_m＝ε＝X_kとし、ｋ＝
ｍからｋ＝ｉ＋１まで反復される。 Y_k-1＝Y_k＋2^-k×Y_k＋１（20）このように、ｘとｙが浮動小数点数でありｘ≪１とき
は、e^x≒Ｘであるため、疑似除算のステップを途中から
始め、疑似除算のステップを途中で終わらせる。その結
果、桁合わせによる有効数字の大幅減少を防ぎ、また性
能も向上できる。次に、本発明の算法を示す。演算結果の精度を２進数でｎ（＝2m）桁とする。

【１】 e^x−１を求めるに当り、ｘと（０≦ｘ＜＋∞）
を入力する。

【２】ｘ＝2^-i×Ｘ（１≦Ｘ＜2,iは整数）としてｉ、
Ｘを決定し、x_i＝Ｘを初期値とする。

【３】ｋ＝i,i＋1,i＋2,…,m−１に対して、

【４】を
反復する（疑似除算を行う）。

【４】Ｗ＝X_k−Γ_ｋただし、 Γ_ｋ＝2^k×loge（１＋2^-k）（21）Ｗ≧０ならばa_k＝＋１（22） X_k+1＝２×Ｗ（23）Ｗ＜０ならばa_k＝０（24） X_k+1＝２×W_k （25）

【５】 Y_m＝X_mを疑似乗算の初期値とする。（26）

【６】ｋ＝m,m−1,m−2,…,i＋１に対して、

【７】を
反復する（疑似乗算を行う）。

【７】 a_k＝＋１ならば、Y_k-1＝（Y_k＋2^-k×Y_k＋１）/2 （27） a_k＝０ならば、Y_k-1＝Y_k/2 （28）

【８】 e^x−１＝Y_iが得られる。〔実施例〕次に図面を用いて、本発明の一実施例を説明する。第１図は、本発明に従って指数関数e^x−１を演算する
演算装置の第一の実施例である。第１図において、レジ
スタ106,108は２種の変数を格納するレジスタ、加減算
器109は式（21），（27）で加算または減算を行う加減
算器、バレル・シフタ113はレジスタ106の内容を任意の
桁数だけ右シフトできるバレル・シフタ、シフタ112は
加減算器109の出力を1/2倍してレジスタ106に出力する
シフタ、シフタ111は加減算器109の出力を２倍してレジ
スタ106に出力するシフタである。ROM104は（21）式の
定数Γ_ｋを格納するｍ語のROM、指数部演算器103はバレ
ル・シフタ113のシフト数およびROM104のアドレスを制
御し、指数部の演算を行う演算器、スタック105は数列
｛a_k｝を蓄積でき、かつ加減算器109で行う演算が加算
か転送かを制御するFirst−In,Last−Out方式のスタッ
クである。バス101は入出力データおよび演算の中間結
果を転送するためのバス、バス102はレジスタ106の値を
転送するためのバスである。次に、第１図の動作を本発明の算法に基づいて説明す
る。

【１】２進浮動小数点数で表現されたｘ（０≦ｘ＜＋
∞）の値をバス101から入力し、ｘ＝2^-i×Ｘ（１≦Ｘ＜
2,iは整数）となるような指数部の補数ｉを、指数部演
算部103で求める。

【２】ｘの仮数部Ｘをレジスタ106に、入力する。

【３】指数部演算器103からの出力値ｋをi,i＋1,i＋
2,…,m−１とインクリメントしながら、

【４】を反復す
る。

【４】まず、レジスタ106のX_kの値をバス102を介して
108の入力Ａに転送し、同時にROM104から定数Γ_ｋをバ
ス101を介して107の入力Ｂに転送する。加減算器112は
入力Ａから入力Ｂを減算し、シフタ111で２倍してレジ
スタ106に書き込む。次に、レジスタ106の符号桁の値をスタック105に入力
（プッシュ）する。レジスタ106の符号桁が正ならば、制御信号114によ
り、レジスタ106の内容を108に転送する。レジスタ106の符号桁が負ならば、制御信号114によ
り、レジスタ108の内容をシフタ110で２倍にして108に
転送する。

【５】レジスタ106のX_mを、疑似乗算の初期値Y_mとし
て、指数部演算器105の出力値ｋをｋ＝m,m−1,m−2,…,
i＋１とデクリメントしながら、

【６】を反復する。

【６】レジスタ106のY_kの値をバス102を介してレジス
タ108の入力Ａに転送し、同時に、バルブ・シフタ113で
レジスタ106のY_k値を指数部演算器103の内容の桁数だけ
右シフト（2^-k倍）してレジスタ107の入力Ｂに転送す
る。スタック105からポップされた値が正ならば、加減算
器109は入力Ａと入力Ｂを加算し、シフタ112で1/2倍し
てレジスタ106に書き込む。スタック105からポップされた値が負ならば、加減算
器109は入力Ａと０を加算し、シフタ112で1/2倍してレ
ジスタ106に書き込む。

【７】レジスタ106にe^x−１の仮数部が得られる。このように、ステップ

【４】と

【６】の演算は１クロ
ックで処理でき、全体の処理時間は、２（ｍ−ｉ）≦ｎ
クロック要する。以上述べたように本実施例では、バレル・シフト１個
と加減算器１個とスタックを用いて、高速かつ高精度に
e^x−１を演算できる。上述した実施例では浮動小数点数を扱うが、同一のハ
ードウェアで固定小数点数も扱える。変数ｉをｉ＝０に
固定すればよい。算法は、次のように変形できる。

【１】 X_i＝ｘ（０≦ｘ＜∞）を初期値とする（X_iを固
定小数点数にする）。

【２】変数ｉをｉ＝０とする。

【３〜６】（浮動小数点の算法と同様）

【７】 e^x−１が得られる。〔発明の効果〕以上説明したように、本発明による指数関数演算装置
は、次の２つの効果を有する。第１に演算結果の精度が
良い。すなわち、本発明の算法は、常に有効数字が最大
になるように桁合わせを行いながら演算するために、演
算精度が良い。また、ｘ、e^x−１が浮動小数点数の場
合、ｘが小さい数であっても、有効数字が減少しない。
第２に演算時間を短縮できる。本発明の演算装置はSTL
の処理をハードウェアで実現している。このため、マイ
クロプログラムで制御するにの比べ、1/（STLの１回の
ループにかかった時間）の時間で演算ができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、従来例を示すブロック図、第３図は、従来例のフロ
ーチャート図である。 101,102……データ・バス、103……指数部演算器、104
……定数ROM、105……スタック、106,107,108……レジ
スタ、109……加減算器、10,111,112……シフタ、113…
…バレル・シフタ、114……制御信号、201,206……カウ
ンタ、202……定数ROM、203……バレル・シフタ、205,2
07,208……レジスタ。

Claims

(57)【特許請求の範囲】

【請求項１】指数関数e^x−１を演算する指数関数演算装
置であって、2^k×loge（１＋2^-k）またはloge（１＋
2^-k）（ただしｋ＝0,1,…,m−１）をｋ＝０からｋ＝ｍ
−１まで逐次発生できる定数発生器と、第１のレジスタ
と、第２のレジスタと、前記第２のレジスタの内容をｋ
桁（ただしｋ＝1,2,…,m−2,m−1,m）だけ右シフトがで
きる１個のバレル・シフタと、前記第１のレジスタの内
容に、前記バレル・シフタの内容か、０か、または前記
定数発生器の内容を加算または減算し、前記第２のレジ
スタに出力する加減算器と、前記第２のレジスタの符号
を入力でき、かつ加減算器が行う演算が、加算か転送か
を制御できるｍ段のスタックとを備えることを特徴とす
る指数関数演算装置。