JP2504102B2 - 逆三角関数演算装置 - Google Patents
逆三角関数演算装置Info
- Publication number
- JP2504102B2 JP2504102B2 JP63035901A JP3590188A JP2504102B2 JP 2504102 B2 JP2504102 B2 JP 2504102B2 JP 63035901 A JP63035901 A JP 63035901A JP 3590188 A JP3590188 A JP 3590188A JP 2504102 B2 JP2504102 B2 JP 2504102B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- adder
- subtractor
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5446—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation using crossaddition algorithms, e.g. CORDIC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
〔産業上の利用分野〕 本発明は、計算機における逆三角関数の演算装置に関
するものである。 〔従来の技術〕 逆三角関数は、科学技術計算を取り扱う計算機にとっ
て、ぜひとも備えなければならない機能の一つである。 この関数を演算する方式としてはテイラー級数展開 arctan x＝ｘ−x3/3＋x5/5−x7/7 ……（１） や、連分数展開やチェビシェフ級数展開などによる有理
関数近似によって求める方式がある。しかし、いずれの
方式も、多くの乗算あるいは除算を必要とするため演算
時間が長くなり、しかも演算精度も満足すべきものが得
られないという欠点があった。 また、マイクロプログラム制御の計算機に適した逆三
角関数演算方式としてCORDIC（Cordinate Rotation Dig
ital Conputer）がある。CORDICは、加算，減算及び右
シフトによって演算できるため、高速な乗算器を持たな
い計算機では有効である。 ２進法でｎ桁の精度で逆三角関数arctan（y/x）を求
めるためのCORDICの演算原理を以下に示す。 角度θは定数γｋと数列｛ak｝を用いると、以下のよ
うに表わせる。 θ＝a0×γ０＋a1×γ１＋a2×γ２ ＋…＋an-1×γn-1＋ε （２） ただし、 γｋ＝arctan（2-k） （３） ak＝｛＋1,−１｝ （４） このとき、ｘとｙから｛ak｝を求めることを疑似除
算、｛ak｝からθを求めることを疑似乗算という。 ｛ak｝を求めるためには、 ｘ＝Ｒ×cosθ ｙ＝Ｒ×sinθ Ｒ＝x2＋y2 として、加法定理を利用する。 cos（φｋ）≧ならば、 ak＝＋１ （５） φk+1＝φｋ＋γｋ （６） cos（φk+1）＝Ｒ′ｋ（cosφｋ−2-k×sinφｋ）
（７） sin（φk+1）＝Ｒ′ｋ（sinφ＋2-k×cosφｋ） （８） cos（φｋ）＜０ならば、 ak＝−１ （９） φk+1＝φ１−γｋ （10） cos（φk+1）＝Ｒ′ｋ（cosφｋ＋2-k×sinφｋ） （11） sin（φk+1）＝Ｒ′ｋ（sinφｋ−2-k×cosφｋ） （12） ここで、Ｒ′ｋ＝1/Rkとする。 （13） これらを繰り返し実行することで、cos（φｋ）を０
に近づけてゆき、arctan（y/x）を求める。 このとき、式（７），（８），（11），（12）は、
｛ak｝を決定するための疑似除算である。また、式
（６），（10）は、｛ak｝からθを求めるための疑似乗
算である。 CORDICの算法は以下のとりである。
するものである。 〔従来の技術〕 逆三角関数は、科学技術計算を取り扱う計算機にとっ
て、ぜひとも備えなければならない機能の一つである。 この関数を演算する方式としてはテイラー級数展開 arctan x＝ｘ−x3/3＋x5/5−x7/7 ……（１） や、連分数展開やチェビシェフ級数展開などによる有理
関数近似によって求める方式がある。しかし、いずれの
方式も、多くの乗算あるいは除算を必要とするため演算
時間が長くなり、しかも演算精度も満足すべきものが得
られないという欠点があった。 また、マイクロプログラム制御の計算機に適した逆三
角関数演算方式としてCORDIC（Cordinate Rotation Dig
ital Conputer）がある。CORDICは、加算，減算及び右
シフトによって演算できるため、高速な乗算器を持たな
い計算機では有効である。 ２進法でｎ桁の精度で逆三角関数arctan（y/x）を求
めるためのCORDICの演算原理を以下に示す。 角度θは定数γｋと数列｛ak｝を用いると、以下のよ
うに表わせる。 θ＝a0×γ０＋a1×γ１＋a2×γ２ ＋…＋an-1×γn-1＋ε （２） ただし、 γｋ＝arctan（2-k） （３） ak＝｛＋1,−１｝ （４） このとき、ｘとｙから｛ak｝を求めることを疑似除
算、｛ak｝からθを求めることを疑似乗算という。 ｛ak｝を求めるためには、 ｘ＝Ｒ×cosθ ｙ＝Ｒ×sinθ Ｒ＝x2＋y2 として、加法定理を利用する。 cos（φｋ）≧ならば、 ak＝＋１ （５） φk+1＝φｋ＋γｋ （６） cos（φk+1）＝Ｒ′ｋ（cosφｋ−2-k×sinφｋ）
（７） sin（φk+1）＝Ｒ′ｋ（sinφ＋2-k×cosφｋ） （８） cos（φｋ）＜０ならば、 ak＝−１ （９） φk+1＝φ１−γｋ （10） cos（φk+1）＝Ｒ′ｋ（cosφｋ＋2-k×sinφｋ） （11） sin（φk+1）＝Ｒ′ｋ（sinφｋ−2-k×cosφｋ） （12） ここで、Ｒ′ｋ＝1/Rkとする。 （13） これらを繰り返し実行することで、cos（φｋ）を０
に近づけてゆき、arctan（y/x）を求める。 このとき、式（７），（８），（11），（12）は、
｛ak｝を決定するための疑似除算である。また、式
（６），（10）は、｛ak｝からθを求めるための疑似乗
算である。 CORDICの算法は以下のとりである。
【１】 x0＝x,y0＝y,v0＝０（０≦ｙ＜ｘ＜∞）を初期
値とする。
値とする。
【２】 ｋ＝0,1,2,……,n−１に対して
【３】を反復す
る。
る。
【３】 yk≧０ならばak＝＋１ yk＜０ならばak＝−１として以下の演算を行う。 xk+1＝Xk＋ak×2-k×yk （14） yk+1＝yk−ak×2-k×Xk （15） vk+1＝vk＋ak×γｋ （16） ただし、γｋは（３）式を満たす定数である。
【４】 θ＝arctan（y/x）＝vnが得られる。 従来のCORDICの算法は、第４図のフローチャートを示
す手順で行われる。 そのために、第２図のように２個のバレル・シフタ、
３個の加減算器を有する演算装置を用いている。 第２図において、レジスタ211,221,231は３種の２進
数の変数yk,xk,vk,を格納するレジスタ、バレル・シフ
タ213,223はレジスタ221,211の内容を任意桁だけ右シフ
トできるバレル・シフタ、ROM204は（３）式の定数γｋ
を発生するｎ語のROM、加減算器212,222,232はそれぞれ
レジスタ211とバレル・シフタ213、レジスタ221とバレ
ル・シフタ223、レジスタレジスタ231とROM204のそれぞ
れの内容を、加算または減算する加減算器である。カウ
ンタ205は、バレル・シフタ213,223のシフト桁数ｋを指
定し、ROM204の定数番号ｋを指定するカウンタである。 次に、第２図の動作を第３図の従来のCORDICの算法に
基づいて説明する。
す手順で行われる。 そのために、第２図のように２個のバレル・シフタ、
３個の加減算器を有する演算装置を用いている。 第２図において、レジスタ211,221,231は３種の２進
数の変数yk,xk,vk,を格納するレジスタ、バレル・シフ
タ213,223はレジスタ221,211の内容を任意桁だけ右シフ
トできるバレル・シフタ、ROM204は（３）式の定数γｋ
を発生するｎ語のROM、加減算器212,222,232はそれぞれ
レジスタ211とバレル・シフタ213、レジスタ221とバレ
ル・シフタ223、レジスタレジスタ231とROM204のそれぞ
れの内容を、加算または減算する加減算器である。カウ
ンタ205は、バレル・シフタ213,223のシフト桁数ｋを指
定し、ROM204の定数番号ｋを指定するカウンタである。 次に、第２図の動作を第３図の従来のCORDICの算法に
基づいて説明する。
【１】 レジスタ211,221,231にｙ（402）,x（401）,0
（403）を初期値として与える。
（403）を初期値として与える。
【２】 カウンタ205の値が０からｎ−１までのｎステ
ップの間、次のステップ
ップの間、次のステップ
【３】を繰り返す（409）。
【３】 レジスタ21には（15）式の変数ykが、レジスタ
221には（14）式の変数xkが、レジスタ231には（16）式
の変数vkが、カウンタ205には変数ｋが、格納されてい
る。バレル・シフタ213,223はそれぞれレジスタ221,211
の値を、カウンタ205が示す数だけ右シフトすることに
より、2-k倍する。レジスタ211の符号桁の値が正のとき
ak＝＋１となり、加減算器212では減算（412）を加減算
器222,232では加算（411,413）を行う。レジスタ231の
符号桁の値が負のときak＝−１となり、加減算器212で
は加算（422）を加減算器222,232では減算（421,423）
を行う。３個の加減算器212,222,232の出力は、変数y
k+1,xk+1,vk+1として、レジスタ211,221,231に格納され
る。
221には（14）式の変数xkが、レジスタ231には（16）式
の変数vkが、カウンタ205には変数ｋが、格納されてい
る。バレル・シフタ213,223はそれぞれレジスタ221,211
の値を、カウンタ205が示す数だけ右シフトすることに
より、2-k倍する。レジスタ211の符号桁の値が正のとき
ak＝＋１となり、加減算器212では減算（412）を加減算
器222,232では加算（411,413）を行う。レジスタ231の
符号桁の値が負のときak＝−１となり、加減算器212で
は加算（422）を加減算器222,232では減算（421,423）
を行う。３個の加減算器212,222,232の出力は、変数y
k+1,xk+1,vk+1として、レジスタ211,221,231に格納され
る。
【４】 上記ステップをｎ回実行した後（409）、レジ
スタ231にvn＝arctan（y/x）が得られる（410）。 このとき、上記ステップ
スタ231にvn＝arctan（y/x）が得られる（410）。 このとき、上記ステップ
【３】の１回の処理に１クロ
ックかかるとすると、全体の演算処理には約ｎクロック
要する。 他の従来例では、第３図のように１個のバレル・シフ
タと１個の加減算器を用いてCORDICの算法を実現してい
る。 第３図において、レジスタ308,307,309は３種の２進
数の変数yk,xk,vkを格納するレジスタ、バレル・シフタ
303は値を任意桁だけ右シフトまたは左シフトできるバ
レル・シフタ、ROM302は（３）式の定数γｋを発生する
ｎ語のROM、加減算器304は入力Ａの内容と入力Ｂの内容
を、加算または減算する加減算器である。カウンタ306
は、CORDICのループ回数を制御するカウンタで、カウン
タ301はバレル・シフタ303のシフト桁数を指定し、ROM3
02の定数番号ｋを指定するカウンタである。 次に、第３図の動作を第４図のCORDICの算法に基づい
て説明する。
ックかかるとすると、全体の演算処理には約ｎクロック
要する。 他の従来例では、第３図のように１個のバレル・シフ
タと１個の加減算器を用いてCORDICの算法を実現してい
る。 第３図において、レジスタ308,307,309は３種の２進
数の変数yk,xk,vkを格納するレジスタ、バレル・シフタ
303は値を任意桁だけ右シフトまたは左シフトできるバ
レル・シフタ、ROM302は（３）式の定数γｋを発生する
ｎ語のROM、加減算器304は入力Ａの内容と入力Ｂの内容
を、加算または減算する加減算器である。カウンタ306
は、CORDICのループ回数を制御するカウンタで、カウン
タ301はバレル・シフタ303のシフト桁数を指定し、ROM3
02の定数番号ｋを指定するカウンタである。 次に、第３図の動作を第４図のCORDICの算法に基づい
て説明する。
【１】 レジスタ307,308,309にｘ、ｙ、０（401,402,4
03）を、カウンタ301,306に０、ｎ（405,404）を初期値
として与える。
03）を、カウンタ301,306に０、ｎ（405,404）を初期値
として与える。
【２】 カウンタ306の値がｎから１までのｎステップ
の間、次のステップ
の間、次のステップ
【３】を繰り返す。
【３】 レジスタ308には（15）式の変数ykが、レジス
タ307には（14）式の変数xkが、レジスタ309には（16）
式の変数vkが、カウンタ301には変数ｋが、格納されて
いる。バレル・シフタ303はバスから出力される値を、
カウンタ301が示す数だけ右シフトすることにより、2-k
倍する。 レジスタ305の符号桁の値が正のとき（406）ak＝＋１
となる。このとき、レジスタ307からｘを入力Ａに転送
し、レジスタ308yをバレル・シフタ303でカウンタ301が
示す値だけ右シフトしたものを入力Ｂに転送し、加減算
器304で加算し、演算結果をレジスタ307に転送する（41
1）。次に、レジスタ308からｙを入力Ａに転送し、レジ
スタ307のｘをバレル・シフタ303でカウンタ301が示す
値だけ右シフトしたものを入力Ｂに転送し、加減算器30
4で減算し、演算結果をレジスタ308に転送する（41
2）。次に、レジスタ309からｖを入力Ａに転送し、カウ
ンタ301のアドレスが示すROM303の値を入力Ｂに転送
し、加減算器304で加算し、演算結果をレジスタ309に転
送する（413）。 また、レジスタ231の符号桁の値が負のときak＝−１
となる。このとき、レジスタ307からｘを入力Ａに転送
し、レジスタ308yがバレル・シフタ303でカウンタ301が
示す値だけ右シフトしたものを入力Ｂに転送し、加減算
器304で減算し、演算結果をレジスタ307に転送する（42
1）。次にレジスタ308からｙを入力Ａに転送し、レジス
タ307のｘをバレル・シフタ303でカウンタ301が示す値
だけ右シフトしたものを入力Ｂに転送し、加減算器304
で加算し、演算結果をレジスタ308に転送する（422）。
次に、レジスタ309からｖを入力Ａに転送し、カウンタ3
01のアドレスが示すROM303の値を入力Ｂに転送し、加減
算器304で減算し、演算結果をレジスタ309に転送する
（423）。
タ307には（14）式の変数xkが、レジスタ309には（16）
式の変数vkが、カウンタ301には変数ｋが、格納されて
いる。バレル・シフタ303はバスから出力される値を、
カウンタ301が示す数だけ右シフトすることにより、2-k
倍する。 レジスタ305の符号桁の値が正のとき（406）ak＝＋１
となる。このとき、レジスタ307からｘを入力Ａに転送
し、レジスタ308yをバレル・シフタ303でカウンタ301が
示す値だけ右シフトしたものを入力Ｂに転送し、加減算
器304で加算し、演算結果をレジスタ307に転送する（41
1）。次に、レジスタ308からｙを入力Ａに転送し、レジ
スタ307のｘをバレル・シフタ303でカウンタ301が示す
値だけ右シフトしたものを入力Ｂに転送し、加減算器30
4で減算し、演算結果をレジスタ308に転送する（41
2）。次に、レジスタ309からｖを入力Ａに転送し、カウ
ンタ301のアドレスが示すROM303の値を入力Ｂに転送
し、加減算器304で加算し、演算結果をレジスタ309に転
送する（413）。 また、レジスタ231の符号桁の値が負のときak＝−１
となる。このとき、レジスタ307からｘを入力Ａに転送
し、レジスタ308yがバレル・シフタ303でカウンタ301が
示す値だけ右シフトしたものを入力Ｂに転送し、加減算
器304で減算し、演算結果をレジスタ307に転送する（42
1）。次にレジスタ308からｙを入力Ａに転送し、レジス
タ307のｘをバレル・シフタ303でカウンタ301が示す値
だけ右シフトしたものを入力Ｂに転送し、加減算器304
で加算し、演算結果をレジスタ308に転送する（422）。
次に、レジスタ309からｖを入力Ａに転送し、カウンタ3
01のアドレスが示すROM303の値を入力Ｂに転送し、加減
算器304で減算し、演算結果をレジスタ309に転送する
（423）。
【４】 上記ステップをｎ回実行した後（409）、レジ
スタ231にvn＝arctan（y/x）が得られる（410）。 従来は、以上の手順をマイクロプログラムで行ってい
た。 このとき、上記ステップ
スタ231にvn＝arctan（y/x）が得られる（410）。 従来は、以上の手順をマイクロプログラムで行ってい
た。 このとき、上記ステップ
【３】の１回の処理にαクロ
ックかかるとすると、全体の演算処理にはｎ×αクロッ
ク要し、膨大な時間がかかっていた。 〔発明が解決しようとする課題〕 上述した従来例の逆三角関数演算装置には、以下の問
題点がある。 まず、第２図のものでは、第１にハードウェア量が大
きい。バレル・シフタが２個、加減算器が３個必要であ
る。LSI（大規模集積回路）で実現する場合、バレル・
シフタは大きい面積を必要とするため、逆三角関数演算
器としての面積が大きくなってしまう。特に高精度（多
倍長）の演算を行うには、バレル・シフタ，加減算器と
もに面積が増大する。しかも、従来例の演算装置を、逆
三角関数以外の汎用の用途には利用できないため、コス
ト／パフォーマンスが悪い。第２に演算結果の精度が良
くない。（３）式のγｋはｋが増大するに従って小さく
なるため、γｋの有効数字が減少し、LSB付近に丸め誤
差が蓄積される。また、式（７），（８），（11），
（12）は固定小数点数での算法であるため、ｘ、ｙ、ar
ctan（y/x）が浮動小数点数の場合、ｘとｙを固定小数
点数に変換してからarctany/x）を求め、浮動小数点数
に変換しなければならない。このとき、ｘまたはｙが小
さい数である場合、固定小数点数への変換過程で有効数
字が大幅に減少してしまう。 第３図の構成では実行時間が長いという欠点がある。
CORDICの処理（式（６），（７），（８），（10），
（11），（12）をすべてマイクロプログラムで行ってい
たため、膨大な時間がかかってしまう。 〔課題を解決するための手段〕 本発明による逆三角関数演算装置は、2k×arctan（2
-k）またはarctan（2-k）（ただしｋ＝0,1,…,m−１）
をｋ＝ｍ−１からｋ＝０まで逐次発生できる定数発生器
と、第１のレジスタと、第２のレジスタと、前記第２の
レジスタの内容を2k桁（ただしｋ＝1,2,…,m−2,m−1,
m）だけ右シフトできる１個のバレル・シフタと、前記
第１のレジスタの内容に前記バレル・シフタの内容か、
または前記定数発生器の内容を加算または減算し、前記
第１のレジスタに出力する第１の加減算器と、前記第２
のレジスタの内容に前記第１のレジスタの内容を加算ま
たは減算し、前記第２のレジスタに出力する第２の加減
算器と、前記第２のレジスタの符号を入力でき、かつ第
１の加減算器と第２の加減算器が行う演算が、加算か減
算かを制御できるｍ段のFirst−In Last Out方式のスタ
ックとを有する。 〔作用〕 以下、数式を用いて、本発明の逆三角関数の演算原理
を説明する。本発明の演算原理はCORDICと同様であり、
本発明の算法はCORDIC算法の変形と言える。 CORDICでは、疑似除算と疑似乗算を同時に実行してい
るが、本発明ではまず疑似除算を行い、その後、疑似乗
算を行う。 CORDICでは（２）式のεを無視し、v0＝０を初期値と
して疑似乗算を行っていたため、２進ｎ桁の精度を得る
にはｎステップの演算が必要だった。ここで、（２）式
でε＜2nであるため、２進数で2n桁の精度で求めるなら
ば（１）式よりarctanε≒εと近似できることを利用
し、これを初期値として疑似乗算を行う。 そのため、疑似除算，疑似乗算合わせてのステップ数
はCORDIC同様で約ｎステップ必要である。 疑似除算の剰余Vmを疑似乗算の初期値として、精度良
く使用するために、疑似除算で１ステップごとにYkを１
桁下位の桁にずらしながら演算する。また、疑似乗算は
疑似除算とは逆の順序で、vkを１桁上位の桁にずらしな
がら行う。 CORDIC算法の式（14），（15）を（17）式のような置
換を行い、式（18），（19）を求める。 Xk＝xk, Yk＝2k×yk （17） Xk+1＝Xk＋ak×2-2k×Yk （18） Yk+1＝２（Yk−ak×Xk） （19） ｋの値が大きいときは、ykの値が小さいため、（17）
式の置換によって有効数字が減少するということを防い
でいる。 また、（16）式は（20）式のように変形され、初期値
をvm＝ε＝Yk/Xkとしｋ＝ｍからｋ＝ｉ＋１まで反復さ
れる。 vk-1＝（vk＋ak×γｋ）/2 （20） このように、ｘとｙが浮動小数点数でありy/x《１の
ときは、arctan（y/x）≒y/xであるため、疑似除算のス
テップを途中から始め、疑似乗算のステップを途中で終
わらせる。その結果、桁合わせによる有効数字の大幅減
少を防ぎ、また性能も向上できる。 算法を説明する。ここでは演算結果の精度を２進数で
ｎ（＝2m）桁とする。
ックかかるとすると、全体の演算処理にはｎ×αクロッ
ク要し、膨大な時間がかかっていた。 〔発明が解決しようとする課題〕 上述した従来例の逆三角関数演算装置には、以下の問
題点がある。 まず、第２図のものでは、第１にハードウェア量が大
きい。バレル・シフタが２個、加減算器が３個必要であ
る。LSI（大規模集積回路）で実現する場合、バレル・
シフタは大きい面積を必要とするため、逆三角関数演算
器としての面積が大きくなってしまう。特に高精度（多
倍長）の演算を行うには、バレル・シフタ，加減算器と
もに面積が増大する。しかも、従来例の演算装置を、逆
三角関数以外の汎用の用途には利用できないため、コス
ト／パフォーマンスが悪い。第２に演算結果の精度が良
くない。（３）式のγｋはｋが増大するに従って小さく
なるため、γｋの有効数字が減少し、LSB付近に丸め誤
差が蓄積される。また、式（７），（８），（11），
（12）は固定小数点数での算法であるため、ｘ、ｙ、ar
ctan（y/x）が浮動小数点数の場合、ｘとｙを固定小数
点数に変換してからarctany/x）を求め、浮動小数点数
に変換しなければならない。このとき、ｘまたはｙが小
さい数である場合、固定小数点数への変換過程で有効数
字が大幅に減少してしまう。 第３図の構成では実行時間が長いという欠点がある。
CORDICの処理（式（６），（７），（８），（10），
（11），（12）をすべてマイクロプログラムで行ってい
たため、膨大な時間がかかってしまう。 〔課題を解決するための手段〕 本発明による逆三角関数演算装置は、2k×arctan（2
-k）またはarctan（2-k）（ただしｋ＝0,1,…,m−１）
をｋ＝ｍ−１からｋ＝０まで逐次発生できる定数発生器
と、第１のレジスタと、第２のレジスタと、前記第２の
レジスタの内容を2k桁（ただしｋ＝1,2,…,m−2,m−1,
m）だけ右シフトできる１個のバレル・シフタと、前記
第１のレジスタの内容に前記バレル・シフタの内容か、
または前記定数発生器の内容を加算または減算し、前記
第１のレジスタに出力する第１の加減算器と、前記第２
のレジスタの内容に前記第１のレジスタの内容を加算ま
たは減算し、前記第２のレジスタに出力する第２の加減
算器と、前記第２のレジスタの符号を入力でき、かつ第
１の加減算器と第２の加減算器が行う演算が、加算か減
算かを制御できるｍ段のFirst−In Last Out方式のスタ
ックとを有する。 〔作用〕 以下、数式を用いて、本発明の逆三角関数の演算原理
を説明する。本発明の演算原理はCORDICと同様であり、
本発明の算法はCORDIC算法の変形と言える。 CORDICでは、疑似除算と疑似乗算を同時に実行してい
るが、本発明ではまず疑似除算を行い、その後、疑似乗
算を行う。 CORDICでは（２）式のεを無視し、v0＝０を初期値と
して疑似乗算を行っていたため、２進ｎ桁の精度を得る
にはｎステップの演算が必要だった。ここで、（２）式
でε＜2nであるため、２進数で2n桁の精度で求めるなら
ば（１）式よりarctanε≒εと近似できることを利用
し、これを初期値として疑似乗算を行う。 そのため、疑似除算，疑似乗算合わせてのステップ数
はCORDIC同様で約ｎステップ必要である。 疑似除算の剰余Vmを疑似乗算の初期値として、精度良
く使用するために、疑似除算で１ステップごとにYkを１
桁下位の桁にずらしながら演算する。また、疑似乗算は
疑似除算とは逆の順序で、vkを１桁上位の桁にずらしな
がら行う。 CORDIC算法の式（14），（15）を（17）式のような置
換を行い、式（18），（19）を求める。 Xk＝xk, Yk＝2k×yk （17） Xk+1＝Xk＋ak×2-2k×Yk （18） Yk+1＝２（Yk−ak×Xk） （19） ｋの値が大きいときは、ykの値が小さいため、（17）
式の置換によって有効数字が減少するということを防い
でいる。 また、（16）式は（20）式のように変形され、初期値
をvm＝ε＝Yk/Xkとしｋ＝ｍからｋ＝ｉ＋１まで反復さ
れる。 vk-1＝（vk＋ak×γｋ）/2 （20） このように、ｘとｙが浮動小数点数でありy/x《１の
ときは、arctan（y/x）≒y/xであるため、疑似除算のス
テップを途中から始め、疑似乗算のステップを途中で終
わらせる。その結果、桁合わせによる有効数字の大幅減
少を防ぎ、また性能も向上できる。 算法を説明する。ここでは演算結果の精度を２進数で
ｎ（＝2m）桁とする。
【１】 arctan（y/x）を求めるに当り、ｘとy0≦ｙ＜
ｘ＜＋∞）を入力する。
ｘ＜＋∞）を入力する。
【２】 y/x＝2-i（Y/X）（１≦Y/X＜2,iは整数）とし
てｉ、Ｘ、Ｙを決定し、xi＝Ｘ、yi＝Ｙを初期値とす
る。
てｉ、Ｘ、Ｙを決定し、xi＝Ｘ、yi＝Ｙを初期値とす
る。
【３】 ｋ＝i,i＋1,i＋2,…,m−１に対して、
【４】を
反復する（疑似除算を行う）。
反復する（疑似除算を行う）。
【４】 Yk≧０ならば ak＝＋１ Yk＜０ならば ak＝−１として以下を行う。 Xk+1＝Kk＋ak×2-2k×Yk （21） Yk+1＝２×（Yk−ak×Xk） （22）
【５】 Vm＝Ym/Xmを疑似乗算の初期値とする。 （23）
【６】 ｋ＝m,m−1,m−2,…,i＋１に対して、
【７】を
反復する（疑似乗算を行う）。
反復する（疑似乗算を行う）。
【７】 Vk-1＝（Vk＋ak×Γｋ）/2 （24） ただし、Γｋ＝2k×arctan（2-k） （25）
【８】 arctan（y/x）＝Viが得られる。 〔実施例〕 次に図面を用いて、本発明の実施例を説明する。 第１図は、本発明に従って逆三角関数arctan（y/x）
を演算する演算装置の第一の実施例である。第１図にお
いて、レジスタ111,121は２種の変数を格納するレジス
タ、加減算器112,122は式（21）（22），（24）で加算
または減算を行う加減算器、バレル・シフタ113はレジ
スタ121の内容を任意の偶数の桁数だけ右シフトできる
バレル・シフタ、シフタ114は加減算器112の出力を1/2
倍してレジスタ111に出力するシフタ、シフタ124は加減
算器122の出力を２倍してレジスタ121に出力するシフタ
である。ROM104は（25）式の定数Γｋを格納する2m語の
ROM、指数部演算器103はバレル・シフタ113のシフト数
およびROM104のアドレスを制御し、指数部の演算を行う
演算器、スタック105は数列｛ak｝を蓄積でき、かつ加
減算器112,122で行う演算が加算か減算かを制御する。F
irst−In,Last−Out方式のスタック、除算器106はバス1
01から除数，被除数を入力し商をバス101に出力する除
算器である。バス101は入出力データおよび演算の中間
結果を転送するためのバス、バス102はレジスタ111の値
を転送するためのバスである。 次に、第１図の動作を本発明の算法に基づいて説明す
る。
を演算する演算装置の第一の実施例である。第１図にお
いて、レジスタ111,121は２種の変数を格納するレジス
タ、加減算器112,122は式（21）（22），（24）で加算
または減算を行う加減算器、バレル・シフタ113はレジ
スタ121の内容を任意の偶数の桁数だけ右シフトできる
バレル・シフタ、シフタ114は加減算器112の出力を1/2
倍してレジスタ111に出力するシフタ、シフタ124は加減
算器122の出力を２倍してレジスタ121に出力するシフタ
である。ROM104は（25）式の定数Γｋを格納する2m語の
ROM、指数部演算器103はバレル・シフタ113のシフト数
およびROM104のアドレスを制御し、指数部の演算を行う
演算器、スタック105は数列｛ak｝を蓄積でき、かつ加
減算器112,122で行う演算が加算か減算かを制御する。F
irst−In,Last−Out方式のスタック、除算器106はバス1
01から除数，被除数を入力し商をバス101に出力する除
算器である。バス101は入出力データおよび演算の中間
結果を転送するためのバス、バス102はレジスタ111の値
を転送するためのバスである。 次に、第１図の動作を本発明の算法に基づいて説明す
る。
【１】 ２進浮動小数点数で表現されたｘとｙ（０≦ｙ
＜ｘ＜＋∞）の値をバス101から入力し、y/x＝2-i×（Y
/X）（１≦Y/X＜2,iは整数）となるような指数部の補数
ｉを、指数部演算器103で求める。
＜ｘ＜＋∞）の値をバス101から入力し、y/x＝2-i×（Y
/X）（１≦Y/X＜2,iは整数）となるような指数部の補数
ｉを、指数部演算器103で求める。
【２】 ｘの仮数部Ｘをレジスタ111に、ｙの仮数部Ｙ
をレジスタ121に入力する。
をレジスタ121に入力する。
【３】 指数部演算器103からの出力値ｋをi,i＋1,i＋
2,…,m−１とインクメントしながら、
2,…,m−１とインクメントしながら、
【４】を反復す
る。
る。
【４】 まず、レジスタ121の符号桁の値をスタック105
に入力（プッシュ）する。 レジスタ111のXk値をバス102を介して加減算器112の
入力Ａおよび加減算器122の入力Ｃに転送する。同時に
レジスタ121のYk値をバス101を介して加減算器122の入
力Ｄに転送し、同時に、バレル・シフタ113でレジスタ1
21のYk値を指数部演算器103の内容の２倍の桁数だけ右
シフト（2-2k倍）して加減算器112の入力Ｂに転送す
る。 次に、レジスタ121の符号桁の値が正ならば加減算器1
12は入力Ａと入力Ｂを加算し、負ならば入力Ａから入力
Ｂを減算して、レジスタ111に書き込む。同時に、レジ
スタ121の符号桁の値が正ならば加減算器122は入力Ｄか
ら入力Ｃを減算し、負ならば入力Ｄと入力Ｃを加算し
て、演算結果をシフタ124で２倍してレジスタ121に書き
込む。
に入力（プッシュ）する。 レジスタ111のXk値をバス102を介して加減算器112の
入力Ａおよび加減算器122の入力Ｃに転送する。同時に
レジスタ121のYk値をバス101を介して加減算器122の入
力Ｄに転送し、同時に、バレル・シフタ113でレジスタ1
21のYk値を指数部演算器103の内容の２倍の桁数だけ右
シフト（2-2k倍）して加減算器112の入力Ｂに転送す
る。 次に、レジスタ121の符号桁の値が正ならば加減算器1
12は入力Ａと入力Ｂを加算し、負ならば入力Ａから入力
Ｂを減算して、レジスタ111に書き込む。同時に、レジ
スタ121の符号桁の値が正ならば加減算器122は入力Ｄか
ら入力Ｃを減算し、負ならば入力Ｄと入力Ｃを加算し
て、演算結果をシフタ124で２倍してレジスタ121に書き
込む。
【５】 レジスタ111からXmを、レジスタ121からYmをバ
ス101を介して除算器106に転送する。除算器106ではVm
＝Ym/Xmを演算し、商Vmをバス101を介してレジスタ111
に転送する。
ス101を介して除算器106に転送する。除算器106ではVm
＝Ym/Xmを演算し、商Vmをバス101を介してレジスタ111
に転送する。
【６】 指数部演算器105の出力値ｋをｋ＝m,m−1,m−
２…,i＋１とデクリメントしながら、
２…,i＋１とデクリメントしながら、
【７】を反復す
る。
る。
【７】 レジスタ111のVk値をバス102を介して加減算器
112の入力Ａに転送し、同時にROM104から定数Γｋをバ
ス101を介して加減算器112の入力Ｂに転送する。次に、
レジスタ105からポップされた値が正ならば、加減算器1
12は入力Ａと入力Ｂを加算し、負ならば入力Ａから入力
Ｂを減算し、シフタ114で1/2倍してレジスタ111に書き
込む。
112の入力Ａに転送し、同時にROM104から定数Γｋをバ
ス101を介して加減算器112の入力Ｂに転送する。次に、
レジスタ105からポップされた値が正ならば、加減算器1
12は入力Ａと入力Ｂを加算し、負ならば入力Ａから入力
Ｂを減算し、シフタ114で1/2倍してレジスタ111に書き
込む。
【８】 レジスタ111にarctan（y/x）の仮数部が得られ
る。arctan（y/x）の指数部はy/xの指数部ｉと同じであ
る。 このように、ステップ
る。arctan（y/x）の指数部はy/xの指数部ｉと同じであ
る。 このように、ステップ
【４】と
【７】の演算は１クロ
ックで処理でき、ステップ
ックで処理でき、ステップ
【５】に除算にαクロックか
かるとすると、全体の処理時間は、｛２（ｍ−ｉ）＋
α｝≒（ｎ＋α）クロック要する。つまりCORDICの演算
よりも除算器の処理時間だけしか遅くならない。 以上述べたように本実施例では、バレル・シフタ１個
と加減算器２個を用いて、高速かつ高精度にarctan（y/
x）を演算できる。 また、arctan zを求めたいときは、ｙ＝ｚ、ｘ＝１を
初期値とすれば良い。 上述した実施例では浮動小数点数を扱うが、同一のハ
ードウェアで固定小数点数も扱える。変数ｉをｉ＝０に
固定すればよい。 算法は、次のゆに変形できる。
かるとすると、全体の処理時間は、｛２（ｍ−ｉ）＋
α｝≒（ｎ＋α）クロック要する。つまりCORDICの演算
よりも除算器の処理時間だけしか遅くならない。 以上述べたように本実施例では、バレル・シフタ１個
と加減算器２個を用いて、高速かつ高精度にarctan（y/
x）を演算できる。 また、arctan zを求めたいときは、ｙ＝ｚ、ｘ＝１を
初期値とすれば良い。 上述した実施例では浮動小数点数を扱うが、同一のハ
ードウェアで固定小数点数も扱える。変数ｉをｉ＝０に
固定すればよい。 算法は、次のゆに変形できる。
【１】 Xi＝x,Yi＝ｙ（０≦ｙ＜ｘ＜＋∞）を初期値と
する。 （Xi、Yiを固定小数点数にする）。
する。 （Xi、Yiを固定小数点数にする）。
【２」 変数ｉをｉ＝０とする。 【３〜７】 （浮動小数点の算法と同様）
【８】 arctan（y/x）が得られる。 〔発明の効果〕 以上説明したように、本発明による逆三角関数演算装
置は、次の２つの効果を有する。第１にハードウェア量
を低減できる。すなわち、バレル・シフタが１個、加減
算器が２個で実現でき、従来例よりもバレル・シフタ，
加減算器共に１個少い。従来例より増加したハードウェ
アはスタックと除算器である。スタックはｍ桁のシフト
レジスタで、乗算器は実施例１の加減算器の片方に簡単
な回路を付加することでも実現できるため、増加したハ
ードウェア量は減少したハードウェア量よりはるかに少
ない。また、逆三角関数演算装置を汎用の浮動小数点演
算装置として実現する場合、従来例での２個のバレル・
シフタや３個の加減算器は三角関数，逆三角関数以外に
用途はないが、実施例１の除算器は他の用途にも有用で
ある。第２の演算結果の精度が良い。本発明の算法は、
常に有効数字が最大になるように桁合わせを行いながら
演算するために、演算精度が良い。また、ｘ、ｙ、arct
an（y/x）が浮動小数点の場合、ｘ、ｙが小さい数であ
っても、有効数字が減少しない。第３に演算時間を短縮
できる。本発明の演算装置は、CORDICの処理をハードウ
ェアで実現している。このため、マイクロプログラムで
制御するのに比べ、1/（CORDICの１回のループにかかっ
た時間）の時間で演算ができる。
置は、次の２つの効果を有する。第１にハードウェア量
を低減できる。すなわち、バレル・シフタが１個、加減
算器が２個で実現でき、従来例よりもバレル・シフタ，
加減算器共に１個少い。従来例より増加したハードウェ
アはスタックと除算器である。スタックはｍ桁のシフト
レジスタで、乗算器は実施例１の加減算器の片方に簡単
な回路を付加することでも実現できるため、増加したハ
ードウェア量は減少したハードウェア量よりはるかに少
ない。また、逆三角関数演算装置を汎用の浮動小数点演
算装置として実現する場合、従来例での２個のバレル・
シフタや３個の加減算器は三角関数，逆三角関数以外に
用途はないが、実施例１の除算器は他の用途にも有用で
ある。第２の演算結果の精度が良い。本発明の算法は、
常に有効数字が最大になるように桁合わせを行いながら
演算するために、演算精度が良い。また、ｘ、ｙ、arct
an（y/x）が浮動小数点の場合、ｘ、ｙが小さい数であ
っても、有効数字が減少しない。第３に演算時間を短縮
できる。本発明の演算装置は、CORDICの処理をハードウ
ェアで実現している。このため、マイクロプログラムで
制御するのに比べ、1/（CORDICの１回のループにかかっ
た時間）の時間で演算ができる。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１の従来例を示すブロック図、第３図は、第２の
従来例を示すブロック図、第４図は、従来例のフローチ
ャート図である。 101,102……データ・バス、111,121……レジスタ、112,
122……加減算器、113……バレル・シフタ、103……指
数部演算器、104……定数ROM、105……スタック、106…
…除算器、211,221,231……レジスタ、212,222,232……
加減算器、213,223……バレル・シフタ、204……定数RO
M、205……カウンタ、301,306……カウンタ、302……定
数ROM、303……バレル・シフタ、305,307,308,309……
レジスタ。
は、第１の従来例を示すブロック図、第３図は、第２の
従来例を示すブロック図、第４図は、従来例のフローチ
ャート図である。 101,102……データ・バス、111,121……レジスタ、112,
122……加減算器、113……バレル・シフタ、103……指
数部演算器、104……定数ROM、105……スタック、106…
…除算器、211,221,231……レジスタ、212,222,232……
加減算器、213,223……バレル・シフタ、204……定数RO
M、205……カウンタ、301,306……カウンタ、302……定
数ROM、303……バレル・シフタ、305,307,308,309……
レジスタ。
Claims (1)
- 【請求項１】2k×arctan（2-k）またはarctan（2-k）
（ただしｋ＝0,1,…,m−１）をｋ＝ｍ−１からｋ＝０ま
で逐次発生できる定数発生器と、第１のレジスタと、第
２のレジスタと、前記第２のレジスタの内容を2k桁（た
だしｋ＝1,2,…,m−2,m−1,m）だけ右シフトができる１
個のバレル・シフタと、前記第１のレジスタの内容に前
記バレル・シフタの内容か、または前記定数発生器の内
容を加算または減算し、前記第１のレジスタに出力する
第１の加減算器と、前記第２のレジスタの内容に前記第
１のレジスタの内容を加算または減算し、前記第２のレ
ジスタに出力する第２の加減算器と、前記第２のレジス
タの符号を入力でき、かつ第１の加減算器と第２の加減
算器を行う演算が、加算か減算かを制御できるｍ段のス
タックとを備えることを特徴とする逆三角関数演算装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035901A JP2504102B2 (ja) | 1988-02-17 | 1988-02-17 | 逆三角関数演算装置 |
| US07/311,168 US4899302A (en) | 1988-02-17 | 1989-02-15 | Arithmetic unit for inverse trigonometric function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035901A JP2504102B2 (ja) | 1988-02-17 | 1988-02-17 | 逆三角関数演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01209529A JPH01209529A (ja) | 1989-08-23 |
| JP2504102B2 true JP2504102B2 (ja) | 1996-06-05 |
Family
ID=12454930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035901A Expired - Fee Related JP2504102B2 (ja) | 1988-02-17 | 1988-02-17 | 逆三角関数演算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4899302A (ja) |
| JP (1) | JP2504102B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6139838A (en) | 1996-09-06 | 2000-10-31 | Juridical Foundation The Chemo-Sero-Therapeutic Research Institute | Tissue plasminogen activator medicinal composition |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5271090A (en) * | 1990-03-21 | 1993-12-14 | At&T Bell Laboratories | Operational speed improvement for neural network |
| US5305246A (en) * | 1990-07-19 | 1994-04-19 | Lindsley Brett L | Device and method for evaluating inverse trigonometric functions |
| CA2084989A1 (en) * | 1990-07-19 | 1992-01-20 | Brett L. Lindsley | Device for evaluating inverse trigonometric functions |
| GB9108467D0 (en) * | 1991-04-19 | 1991-06-05 | British Aerospace | Waveform generation |
| US5739820A (en) * | 1992-11-19 | 1998-04-14 | Apple Computer Inc. | Method and apparatus for specular reflection shading of computer graphic images |
| DE4335925C2 (de) * | 1993-10-21 | 1997-04-03 | Bosch Gmbh Robert | Schaltungsanordnung zur Signalverarbeitung nach dem CORDIC-Verfahren |
| US5648924A (en) * | 1995-04-18 | 1997-07-15 | Motorola, Inc. | Method and apparatus for finding arctangents |
| US5668749A (en) * | 1995-05-04 | 1997-09-16 | Motorola, Inc. | Circuit for performing arithmetic operations in a demodulator |
| US5563916A (en) * | 1995-06-05 | 1996-10-08 | Hitachi America, Ltd. | Apparatus and method for varying the slew rate of a digital automatic gain control circuit |
| US6138131A (en) * | 1998-11-27 | 2000-10-24 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Arc-tangent circuit for continuous linear output |
| US7395300B2 (en) * | 2004-01-27 | 2008-07-01 | Broadcom Corporation | System, and method for calculating product of constant and mixed number power of two |
| JP5304483B2 (ja) * | 2009-06-30 | 2013-10-02 | 富士通株式会社 | 演算処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3956623A (en) * | 1974-10-21 | 1976-05-11 | Gte Automatic Electric Laboratories Incorporated | Digital phase detector |
| JPS6029409B2 (ja) * | 1978-02-03 | 1985-07-10 | 日本電気株式会社 | 三角関数計算装置 |
| US4164022A (en) * | 1978-05-05 | 1979-08-07 | Sperry Rand Corporation | Electronic digital arctangent computational apparatus |
-
1988
- 1988-02-17 JP JP63035901A patent/JP2504102B2/ja not_active Expired - Fee Related
-
1989
- 1989-02-15 US US07/311,168 patent/US4899302A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6139838A (en) | 1996-09-06 | 2000-10-31 | Juridical Foundation The Chemo-Sero-Therapeutic Research Institute | Tissue plasminogen activator medicinal composition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01209529A (ja) | 1989-08-23 |
| US4899302A (en) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Karp et al. | High-precision division and square root | |
| US6163791A (en) | High accuracy estimates of elementary functions | |
| EP0421092B1 (en) | Method and apparatus for performing mathematical functions using polynomial approximation and a rectangular aspect ratio multiplier | |
| JP2504102B2 (ja) | 逆三角関数演算装置 | |
| JPH03204720A (ja) | 初等関数演算装置 | |
| US4956799A (en) | Trigonometric function arithmetic processor using pseudo-division | |
| JPH0454633A (ja) | 高基数除算器 | |
| US4594680A (en) | Apparatus for performing quadratic convergence division in a large data processing system | |
| Piromsopa et al. | An FPGA implementation of a fixed-point square root operation | |
| JP2822399B2 (ja) | 対数関数演算装置 | |
| JP2508784B2 (ja) | 指数関数演算装置 | |
| Daumas et al. | Modular range reduction: A new algorithm for fast and accurate computation of the elementary functions | |
| Schwarz et al. | Power6 decimal divide | |
| US20230086090A1 (en) | Methods and Apparatus for Quotient Digit Recoding in a High-Performance Arithmetic Unit | |
| US6349317B1 (en) | Efficient radix-4 CORDIC vector rotators and computers of sine and cosine functions | |
| Pineiro et al. | High-radix logarithm with selection by rounding | |
| Chang et al. | A division algorithm for residue numbers | |
| Yuen | A note on base–2 arithmetic logic | |
| US6055553A (en) | Apparatus for computing exponential and trigonometric functions | |
| Gustafsson et al. | Basic arithmetic circuits | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JP2546916B2 (ja) | 三角関数演算装置 | |
| Takagi | Arithmetic unit based on a high-speed multiplier with a redundant-binary addition tree | |
| RU2276805C2 (ru) | Способ и устройство для выделения целой и дробных компонент из данных с плавающей точкой | |
| Chen et al. | Decimal floating-point antilogarithmic converter based on selection by rounding: Algorithm and architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |