JPH01209529A - 逆三角関数演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、計算機における逆三角関数の演算装置に関す
るものである。 〔従来の技術〕 逆三角関数は、科学技術計算を取り扱う計算機にとって
、ぜひとも備えなければならない機能の一つである。 この関数を演算する方式としてはティラー級数展開 、　　　ａｒｃｔａｎ　ｘ＝ｘ−ｘ”／３＋ｘ’１５−
ｘ’／７・・・・・・（１）や、連分数展開やチエビシ
エフ級数展開などによる有理関数近似によって求める方
式がある。しかし、いずれの方式も、多くの乗算あるい
は除算を必要とするため演算時間が長くなり、しかも演
算精度も満足すべきものが得られないという欠点があっ
た。 また、マイクロプログラム制御の計算機に適した逆三角
関数演算方式としてＣ０ＲＤＩＣ（Ｃｏｒｄｉｎａｔｅ
Ｒｏｔａｔｉｏｎ　Ｄｉｇｉｔａｌ　Ｃｏｎｐｕｔｅｒ
）がある、Ｃ０ＲＤＩＣは、加算、減算及び右シフトに
よって演算できるため、高速な乗算器を持たない計算機
では有効である。 ２進法でｎ桁の精度で逆三角関数ａｒｃｔａｎ　（ｙ／
ｘ）を求めるためのＣ０ＲＤＩＣの演算原理を以下に示
す。 角度θは定数γ、と数列（ａ、）を用いると、以下のよ
うに表わせる。 θ：ａＯ×γ、＋ａ、Ｘγ＋　十ａ　２　Ｘ　ｒ　２　
十・・・＋ａ７−１×γ、、−１＋ε　　（２）ただし
、γ、＝＝ａｒｃｔａｎ　（２−ｋ）　　　　（３）ａ
ｋ＝　（＋１．　　１）　　　　　（４）このとき、Ｘ
とｙから（ａ、）を求めることを疑似除算、（ａｋ）か
らθを求めることを疑似乗算という。 （ａ　ｋ）を求めるためには、 ｘ＝ＲＸｃｏｓθ ｙ　＝　ＲＸ　ｓ　ｉ　ｎθ Ｒ＝　　ｘ　”十ｙ　” として、加法定理を利用する。 ｃｏｓ　（φｋ）≧ならば、 ａ　ｂ　＝　＋１　　　　　　　　　　　　　　（５）
φに＋１＝φ、＋γ、（６） ｃｏｓ（φｌｅ１　）＝Ｒ’　ｋ（ＣＯ３−，−２−’
ｘｓｉｎφｋ）（７）ｓｉｎ（φｈ、ｔ）＝Ｒ’ｔ（ｓ
ｉｎφｈ　＋２−ｋ　ＸＣＯ３φｋ）（８）ｃｏｓ（φ
ｋ）＜０ならば、 ユ、ニー１　　　　　　　　　　　　　　　（９）φに
＋１＝φ１−γｋＯの ｃｏｓ（φｌ＋１　）＝Ｒ’　＊　（ＣＯ３−，＋２−
ｋｘｓｉｎφ、）Ｑｌ）ｓｉｎ（φ１＊ｔ）＝Ｒ’ｈ（
Ｓｉｎφ、　−２−’　ｘｃｏｓφ、）０のここで、Ｒ
′＊＝　１／Ｒｂとする。　　　　　　０３これらを繰
り返し実行することで、ｃｏｓ（φｋ）をＯに近づけ°
てゆき、ａｒｃｔａｎ　（ｙ／ｘ）を求める。 コツトき、式（７）、　（８）、αＤ、ＱＢは、（ａ、
）を決定するための疑似除算である。また、式（６）、
ＱΦは、（ａｋ）からθを求めるための疑似乗算である
。。 Ｃ０ＲＤＩＣの算法は以下のとおりである。 ［１１ｘｏ＝ｘ、　７．ニア、　Ｖｏ＝０　（０≦ｙ＜
ｘ＜■）を初期値とする。 ［２］　　ｋ＝ｏ、１，２．　・・・・・・、ｎ−１に
対して

【３】を反復する。 （３］　　）’ｖ≧０ならばａ、＝＋１ｙ、く０ならば
ａｋ＝−１として以下の演算を行う。 Ｘｋ＋＋＝Ｘｋ＋ａｈＸ２−’ＸＹｈ　　　　Ｑ４’Ｉ
　ｋ＋１＝’！ｈ　　　ａ　ｋＸ２−’ＸＸ　ｋ　　　
　　　０５１Ｖ　ｋ十＋＝Ｖｈ＋　ａ　ｋＸ　ｒ’ｋ　
　　　　　　　　　　　ａｅただし、γ、は（３）式を
満たす定数である。

【４】　　θ＝ａｒｃｔａｎ　（ｙ／ｘ）　＝ｖ、が得
られる・従来のＣ０ＲＤＩＣの算法は、第４図のフロー
チャートに示す手順で行われる。 そのために、第２図のように２個のバレル・シフタ、３
個の加減算器を有する演算装置を用いている。 第２図において、レジスタ２１１，２２１，２３１は３
種の２進数の変数’！ｈａ　Ｘｈ＊　Ｖｋｓを格納する
レジスタ、バレル・シフタ２１３，２２３はレジスタ２
２１，２１１の内容を任意桁だけ右シフトできるバレル
・シフタ、、ＲＯＭ２０４は（３）式の定数γ、を発生
するｎ語のＲＯＭ、加減算器２１２゜２２２．２３２は
それぞれレジスタ２１１とバレル・シフタ２１３、レジ
スタ２２１とバレル・シフタ２２３、レジスタレジスタ
２３１とＲＯＭ２０４のそれぞれの内容を、加算または
減算する加減算器である。カウンタ２０５は、バレル・
シフタ２１３゜２２３のシフト桁数ｋを指定し、ＲＯＭ
２０４の定数番号ｋを指定するカウンタである。 次に、第２図の動作を第３図の従来のＣ０ＲＤＩＣの算
法に基づいて説明する。 ［１１レジスタ２１１，２２１，２３１ｔ：ｙ（４０２
）。 ｘ　（４０１）、　０　（４０３）を初期値として与え
る。

【２】　　カウンタ２０５の値が０からｎ−１までのｎ
ステップの間、次のステップ

【３】を繰り返す（４０９
）。

【３】　　レジスタ２１１には０９式の変数ｙｋが、レ
ジスタ２２１には０４式の変数Ｘｋが、レジスタ２３１
には００式の変数Ｖ、が、カウンタ２０５には変数ｋが
、格納されている。バレル・シフタ２１３，２２３はそ
れぞれレジスタ２２１゜２１１の値を、カウンタ２０５
が示す数だけ右シフトすることにより、２−に倍する。 レジスタ２１１の符号桁の値が正のときａｋ＝＋１とな
り、加減算器２１２では減算（４１２）を加減算器２２
２，２３２では加算（４１１，４１３）を行う。レジス
タ２３１の符号桁の値が負のときａ、＝−１となり、加
減算器２１２では加算（４，２２）を加減算器２２２，
２３２では減算（４２１，４２３）を行う。３個の加減
算器２１２゜２２２．２３２の出力は、変数）’　ｋ＋
ｌ　ｒ　Ｘ　ｋ＋ｌ　ｒＶ　ｋ＋１として、レジスタ２
１１，２２１，２３１に格納される。

【４】　　上記ステップをｎ回実行した後（４０９）、
レジスタ２３１にｖ、＝ａｒｃｔａｎ　（ｙ／ｘ）が得
られる（４１０）。 このとき、上記ステップ

【３】の１回の処理に１クロツ
クかかるとすると、全体の演算処理には約ｎクロック要
する。 他の従来例では、第３図のように１個のバレル・シフタ
と１個の加減算器を用いてＣ０ＲＤ　Ｉ　Ｃの算法を実
現している。 第３図において、レジスタ３０８，３０７，３０９は３
種の２進数の変数７ｈ＋　ｘｋｎ　ｖ、を格納するレジ
スタ、バレル・シフタ３０３は値を任意桁だけ右シフト
または左シフトできるバレル・シフタ、ＲＯＭ３０２は
（３）式の定数γ、を発生するｎ語のＲＯＭ、加減算器
３０４は入力Ａの内容と入力Ｂの内容を、加算または減
算する加減算器である。 カウンタ３０６は、Ｃ０ＲＤＩＣのループ回数を制御す
るカウンタで、カウンタ３０１はバレル・シフタ３０３
のシフト桁数を指定し、ＲＯＭ３０２の定数番号ｋを指
定するカウンタである。 次に、第３図の動作を第４図のＣ０ＲＤＩＣの算法に基
づいて説明する。

【ｌ】　　レジスタ３０７，３０８，３０９にＸ％　ｙ
ｌ　０（４０１，４０２，４０３）を、カウンタ３０１
゜３０６に０、ｎ　（４０５，４０４）を初期値として
与える。

【２】　　カウンタ３０６の値がｎから１までのｎステ
ップの間、次のステップ

【３】を繰り返す。

【３】　　レジスタ３０８にはａｃｊ式の変数ｙ、が、
レジスタ３０７には０４１式の変数Ｘｋが、レジスタ３
０９には００式の変数ｖｋが、カウンタ３０１には変数
ｋが、格納されている。バレル・シフタ３０３はバスか
ら出力される値を、カウンタ３０１が示す数だけ右シフ
トすることにより、２−に倍する。 レジスタ３０５の符号桁の値が正のとき（４０６）ａｍ
＝＋１となる。このとき、レジスタ３０７からＸを入力
Ａに転送し、レジスタ３０８ｙをバレル・シフタ３０３
でカウンタ３０１が示す値だけ右シフトしたものを入力
Ｂに転送し、加減算器３０４で加算し、演算結果をレジ
スタ３０７に転送する（４１１）。次に、レジスタ３０
８からｙを入力Ａに転送し、レジスタ３０７のＸをバレ
ル・シフタ３０３でカウンタ３０１が示す値だけ右シフ
トしたものを入力Ｂに転送し、加減算器３０４で減算し
、演算結果をレジスタ３０８に転送する（４１２）。次
に、レジスタ３０９からＶを入力Ａに転送し、カウンタ
３０１のアドレスが示すＲＯＭ３０３の値を入力Ｂに転
送し、加減算器３０４で加算し、演算結果をレジスタ３
０９に転送する（４１３）。 また、レジスタ２３１の符号桁の値が負のときａｋ＝−
１となる。このとき、レジスタ３０７からＸを入力Ａに
転送し、レジスタ３０８ｙをバレル・シフタ３０３でカ
ウンタ３０１が示す値だけ右シフトしたものを入力Ｂに
転送し、加減算器３０４で減算し、演算結果をレジスタ
３０７に転送する（４２１）。次にレジスタ３０８から
ｙを入力Ａに転送し、レジスタ３０７のＸをバレル・シ
フタ３０３でカウンタ３０１が示す値だけ右シフトした
ものを入力Ｂに転送し、加減算器３０４で加算し、演算
結果をレジスタ３０８に転送する（４２２）。次に、レ
ジスタ３０９からＶを入力Ａに転送し、カウンタ３０１
のアドレスが示すＲＯＭ３０３の値を入力Ｂに転送し、
加減算器３０４で減算し、演算結果をレジスタ３０９に
転送する（４２３）。

【４】　　上記ステップをｎ回実行した後（４０９）、
レジスタ２３１にｖｌｌ＝ａｒｃｔａｎ　（ｙ／ｘ）が
得られる（４１０）。 従来は、以上の手順をマイクロプログラムで行っていた
。 このとき、上記ステップ

【３】の１回の処理にαクロッ
クかかるとすると、全体の演算処理にはｎ×αクロック
要し、膨大な時間がかかっていた。 〔発明が解決しようとする課題〕 上述した従来例の逆三角関数演算装置には、以下の問題
点がある。 まず、第２図のものでは、第１にハードウェア量が大き
い。バレル・シフタが２個、加減算器が３個必要である
。ＬＳＩ（大規模集積回路）で実現する場合、バレル・
シフタは大きい面積を必要とするため、逆三角関数演算
器としての面積が大きくなってしまう。特に高精度（多
倍長）の演算ヲ行ウニは、バレル・シフタ、加減算器と
もに面積が増大する。しかも、従来例の演算装置を、逆
三角関数以外の汎用の用途には利用できないため、コス
ト／パフォーマンスが悪い。第２ｋ演算結果の精度が良
くない。（３）式のγ、はｋが増大するに従って小さく
なるため、γ、の有効数字が減少し、ＬＳＢ付近に丸め
誤差が蓄積される。また、式（７）。 （８）、Ｑυ、αのは固定小数点数での算法であるため
、ｘｓ　ｙｓ　ａｒｃｔａｎ　（ｙ／ｘ）が浮動小数点
数の場合、Ｘとｙを固定小数点数に変換してからａｒｃ
ｔａｎ　ｙ／　ｘ　）を求め、浮動小数点数に変換しな
ければならない。このとき、Ｘまたはｙが小さい数であ
る場合、固定小数点数への変換過程で有効数字が大幅に
減少してしまう。 第３図の構成では実行時間が長いという欠点がある。Ｃ
０ＲＤＩＣ（７）処理（式（６）、　（７）、　（８）
、　ＱＧ。 θυ、Ｏｚ）をすべてマイクロプログラムで行っていた
ため、膨大な時間がかかってしまう。 〔課題を解決するための手段〕 本発明による逆三角関数演算装置は、２ｋＸａｒｃｔａ
ｎ（２−’）またはａｒｃｔａｎ　（２−ｋ）　（ただ
しに＝ｏ。 １、・・・２ｍ−１）をに＝ｍ−１からに＝ｏまで逐次
発生できる定数発生器と、第１のレジスタと、第２のレ
ジスタと、前記第２のレジスタの内容を２ｋ桁（ただし
に＝１，２、…、ｍ−２、ｍ−１゜ｍ）だけ右シフトが
できる１個のバレル・シフタと、前記第１のレジスタの
内容に前記バレル・シフタの内容か、または前記定数発
生器の内容を加算または減算し、前記第１のレジスタに
出力する第１の加減算器と、前記第２のレジスタの内容
に前記第１のレジスタの内容を加算または減算し、前記
第２のレジスタに出力する第２の加減算器と、前記第２
のレジスタの符号を入力でき、かつ第１の加減算器と第
２の加減算器が行う演算が、加算か減算かを制御できる
ｍ段のＦｉｒｓｔ−Ｉｎ　Ｌｉ５ｔ−Ｏｕｔ方式のスタ
ックとを有する。 〔作用〕 以下、数式を用いて、本発明の逆三角関数の演算原理を
説明する。本発明の演算原理はＣ０ＲＤＩＣと同様であ
り、本発明の算法はＣ０ＲＤＩＣ算法の変形と言える。 Ｃ０ＲＤＩＣでは、疑似除算と疑似乗算を同時に実行し
ているが、本発明ではまず疑似除算を行い、その後、疑
似乗算を行う。 Ｃ０ＲＤＩＣでは（２）式のεを無視し、ｖ０＝０を初
期値として疑似乗算を行っていたため、２進ｎ桁の精度
を得るにはｎステップの演算が必要だった。ここで、に
）式でさく２ｆｉであるため、２進数で２ｍ桁の精度で
求めるならば（１）式よりａｒｃｔａｎε均εと近似で
きることを利用し、これを初期値として疑似乗算を行う
。 そのため、疑似除算、疑似乗算合わせてのステップ数は
Ｃ０ＲＤＩＣ同様で約ｎステップ必要である。 疑似除算の剰余ｖ０を疑似乗算の初期値として、精度良
く使用するために、疑似除算で１ステツプごとにＹｌを
゛１桁下位の桁にずらしながら演算する。また、疑似乗
算は疑似除算とは逆の順序で、Ｖ、を１桁上位の桁にず
らしながら行う。 Ｃ０ＲＤＩＣ算法の式Ｑ４１．　Ｑ５１１？）式ノヨう
な置換を行い、式ａ枠、α９を求める。 Ｘｋ＝Ｘｋｌ　　　Ｙｋ＝２ｋＸ）’ｋ　　　　Ｑ？）
Ｘｋ＋ｌ”Ｘｋ＋ａｋＸ２−２ｋＸＹｋ　　　　Ｑｌｊ
Ｙｋ＋１＝２　（Ｙｋ−ａｋＸＸｋ）　　　　　Ｃ９に
の値が大きいときは、ｙ、の値が小さいため、０？）式
の置換によって有効数字が減少するということを防いで
いる。 また、００式は［相］式のように変形され、初期値をｖ
ｆｆｉ＝ε＝Ｙｋ／Ｘ、とし、ｋ＝ｍからに＝ｉ＋１ま
で反復される。 Ｖｈ−＋＝　（ｖｋ＋ａｍ×ｒｋ）／２　　　　（２１
）このように、Ｘとｙが浮動小数点数でありｙ／ｘ＜１
のときは、ａｒｃｔａｎ　（ｙ／　ｘ）　＃ｙ／　ｘで
あるため、疑似除算のステップを途中から始め、疑似乗
算のステップを途中で終わらせる。その結果、桁合わせ
による有効数字の大幅減少を防ぎ、また性能も向上でき
る。 算法な説明する。ここでは演算結果の精度を２進数でｎ
（＝２ｍ）桁とする。 ［１１ａｒｃｔａｎ　（ｙ／ｘ）を求めるに当り、Ｘと
ｙＯ≦ｙ＜ｘ＜＋ω）を入力する。 ［２］　　ｙ／ｘ＝２−’　（Ｙ／Ｘ）（１≦Ｙ／Ｘ＜
２゜ｉは整数）としてｉ％Ｘ、Ｙを決定し、Ｘ、＝Ｘ１
７１＝ｙを初期値とする。 ［３］　　ｋ＝ｉ、ｉ＋１．ｉ＋２、…、ｍ−１に対し
て、

【４】を反復する（疑似除算を行う）。 ［４］　　Ｙｋ≧０ならば　　ａ、＝＋１Ｙｋ＜０なら
ば　　ａ、＝−１として以下を行う。 Ｘｉ＋＋＝Ｘｈ＋ａｋｘ　２−”ｘｙｋ　　　　（２Ｄ
Ｙｖ＋＋＝２Ｘ（Ｙ＊−ａｋＸｘｋ）　　　＠［５］　
　Ｖ、＝Ｙ、／Ｘｆｆ１を疑似乗算の初期値とする。　
Ｃ３１［６］　　ｋ＝＝ｍ、ｍ−１，ｍ−２，−、ｉ＋
１に対して、

【７】を反復する（疑似乗算を行う）。 ［７］　　Ｖｈ−＋＝　（Ｖｈ＋ａ　ｍＸ　ｒ’　＊）
　／　２　　　　　　　（２＠ただし、ｒ’に＝２ｋＸ
ａｒｃｔａｎ　（２−’）　　　　　Ｇ！５１［８］　
　ａｒｃｔａｎ　（ｙ／ｘ）　＝ｖ、が得られる。 〔実施例〕 次に図面を用いて、本発明の詳細な説明する。 第１図は、本発明に従って逆三角関数ａｒｃｔａｎ　（
ｙ／　ｘ　）を演算する演算装置の第一の実施例である
。第１図において、レジスタ１１１，１２１は２種の変
数を格納するレジスタ、加減算器１１２，１２２は弐〇
！Ｄ、　（２２１，Ｃ２４１で加算または減算を行う加
減算器、バレル・シフタ１１３はレジスタ１２１の内容
を任意の偶数の桁数だけ右シフトできるバレル・シフタ
、シフタ１１４は加減算器１１２の出力を１／２倍して
レジスタ１１１に出力するシフタ、シフタ１２４は加減
算器１２２の出力を２倍してレジスタ１２１に出力する
シフタである。ＲＯＭ１０４は（ハ）式の定数ｒｋを格
納する２、、語のＲＯＭ、指数部演算器１０３はバレル
・シフタ１１３のシフト数およびＲＯＭ１０４のアドレ
スを制御し、指数部の演算を行う演算器、スタック１０
５は数列（ａｋ）を蓄積でき、かつ加減算器１１２，１
２２で行う演算が加算か減算かを制御する。Ｆｉｒｓｔ
−Ｉｎ、Ｌａ５ｔ−Ｏｕｔ方式のスタック、除算器１０
６はバス１０１から除数、被除数を入力し商をバス１０
１に出力する除算器である。バス１０１は入出力データ
および演算の中間結果を転送するためのバス、バス１０
２はレジスタ１１１の値を転送するためのバスである。 次に、第１図の動作を本発明の算法に基づいて説明する
。

【１】２進浮動小数点数で表現されたＸとｙ　（０≦ｙ
＜ｘ＜十ω）の値をバス１０１から入力し、ｙ／ｘ＝２
−’ｘ　（Ｙ／Ｘ）（１≦Ｙ／Ｘ＜２．ｉは整数）とな
るような指数部の補数ｉを、指数部演算器１０３で求め
る。

【２】Ｘの仮数部Ｘをレジスタ１１１に、ｙの仮数部Ｙ
をレジスタ１２１に入力する。

【３】　　指数部演算器１０３からの出力値ｋをｉ、ｉ
＋１、ｉ＋２．・・・１ｍ−１とインクリメントしなが
ら、

【４】を反復する。

【４】　　まず、レジスタ１２１の符号桁の値をスタッ
ク１０５に入力（ブツシュ）する。 レジスタ１１１のＸ、値をバス１０２を介して加減算器
１１２の入力Ａおよび加減算器１２２０入力Ｃに転送す
る。同時にレジスタ１２１のＹｋ値をバス１０１を介し
て加減算器１２２０入力りに転送し、同時に、バレル・
シフタ１１３でレジスタ１２１のＹ、値を指数部演算器
１０３の内容の２倍の桁数だけ右シフ）　（２−２ｋ倍
）して加減算器１１２の入力Ｂに転送する。 次に、レジスタ１２１の符号桁の値が正ならば加減算器
１１２は入力Ａと入力Ｂを加算し、負ならば入力Ａから
入力Ｂを減算して、レジスタ１１１に書き込む。同時に
、レジスタ１２１の符号桁の値が正ならば加減算器１２
２は入力りから入力Ｃを減算し、負ならば入力りと入力
Ｃを加算して、演算結果をシフタ１２４で２倍してレジ
スタ１２１に書き込む。

【５】　　レジスタ１１１からＸｍを、レジスタ１２１
からＹ、をバス１０１を介して除算器１０６に転送する
。除算器１０６ではＶイ＝Ｙイ／Ｘイを演算し、商Ｖ□
をバス１０１を介してレジスタ１１１に転送する。

【６】　　指数部演算器１０５の出力値ｋをに＝ｍ、ｍ
−１、ｍ−２，・・・、ｉ＋１とデクリメントしながら
、

【７】を反復する。

【７】　　レジスタ１１１のＶ、値をバス１０２を介し
て加減算器１１２の入力Ａに転送し、同時にＲＯＭ１０
４から定数ｒｋをバス１０１を介して加減算器１１２の
入力Ｂに転送する。次に、レジスタ１０５からポツプさ
れた値が正ならば、加減算器１１２は入力Ａと入力Ｂを
加算し、負ならば入力Ａから入力Ｂを減算し、シフタ１
１４で１７２倍してレジスタ１１１に書き込む。

【８】　　レジスタ１１１にａｒｃｔａｎ　（ｙ／ｘ）
の仮数部が得られる。ａｒｃｔａｎ　（ｙ／　ｘ）の指
数部はｙ／ｘの指数部ｉと同じである。 このように、ステップ

【４】と

【７】の演算はｌクロッ
クで処理でき、ステップ

【５】に除算にαクロックかか
るとすると、全体の処理時間は、（２（ｍ−ｉ）＋α）
＃（ｎ＋α）クロック要する。つまりＣ０ＲＤＩＣの演
算よりも除算器の処理時間だけしか遅くならない。 以上述べたように本実施例では、バレル・シフタ１個と
加減算器２個を用いて、高速かつ高精度にａｒｃｔａｎ
　（ｙ／ｘ）を演算できる。 また、ａｒｃｔａｎ　ｚを求めたいときは、ｙ＝ｚｓ　
ｘ＝１を初期値とすれば良い。 上述した実施例では浮動小数点数を扱うが、同一のハー
ドウェアで固定小数点数も扱える。変数ｉをｉ＝Ｏに固
定すればよい。 算法は、次のように変形できる。 ［１１Ｘ＋＝ｘ、Ｙ＋＝ｙ　（０≦ｙ＜ｘ＜＋ｏｏ）を
初期値とする。 （Ｘｌ、Ｙ、を固定小数点数にする）。

【２】　　変数ｉをｉ＝０とする。

【３〜７】（浮動小数点の算法と同様）［８］　　ａｒ
ｃｔａｎ　（ｙ／ｘ）が得られる。 〔発明の効果〕 以上説明したように、本発明による逆三角関数演算装置
は、次の２つの効果を有する。第１にハードウェア量を
低減できる。すなわち、バレル・シフタが１個、加減算
器が２個で実現でき、従来例よりもバレル・シフタ、加
減算器共に１個少い。従来例より増加したハードウェア
はスタックと除算器である。スタックはｍ桁のシフトレ
ジスタで、乗算器は実施例１の加減算器の片方に簡単な
回路を付加することでも実現できるため、増加したハー
ドウェア量は減少したハードウェア量よりはるかに少な
い。また、逆三角関数演算装置を汎用の浮動小数点演算
装置として実現する場合、従来例での２個のバレル・シ
フタや３個の加減算器は三角関数、逆三角関数以外に用
途はないが、実施例１の除算器は他の用途にも有用であ
る。第２ｋ演算結果の精度が良い。本発明の算法は、常
に有効数字が最大になるように桁合わせを行いながら演
算するために、演算精度が良い。また、ｘ、　ｙ、　ａ
ｒｃｔａｎ　（ｙ／ｘ）が浮動小数点の場合、Ｘ、ｙが
小さい数であっても、有効数字が減少しない。第３に演
算時間を短縮できる。本発明の演算装置は、Ｃ０ＲＤＩ
Ｃの処理をハードウェアで実現している。 このため、マイクロプログラムで制御するのに比べ、１
／（ＣＯＲＤＩＣの１回のループにかかった時間）の時
間で演算ができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１の従来例を示すブロック図、第３図は、第２の
従来例を示すブロック図、第４図は、従来例のフローチ
ャート図である。 １０１．１０２・・・・・・データ・バス、１１１，１
２１・・・・・・レジスタ、１１２，１２２・・・・・
・加減算器、１１３・・・・・・バレル・シフタ、１０
３・・・・・・指数部演算器、１０４・・・・・・定数
ＲＯＭ、１０５・・・・・・スタック、１０６・・・・
・・除算器、２１１，２２１，２３１・・・・・・レジ
スタ、２１２，２２２，２３２・・・・・・加減算器、
２１３゜２２３・・・・・・バレル・シフタ、２０４・
・・・・・定＆ＲＯＭ。 ２０５・・・・・・カウンタ、３０１，３０６・・・・
・・カウンタ、３０２・・・・・・定数ＲＯＭ、３０３
・・・・・・バレル・シフタ、３０５，３０７，３０８
，３０９・・・・・・レジスタ。 代理人　弁理士　　内　原　　　音 茅　ｌ　図

Claims (1)

【特許請求の範囲】
1. ２＾ｋ×ａｒｃｔａｎ（２＾−＾ｋ）またはａｒｃｔａ
   ｎ（２＾−＾ｋ）（ただしｋ＝０、１、…、ｍ−１）を
   ｋ＝ｍ−１からｋ＝０まで逐次発生できる定数発生器と
   、第１のレジスタと、第２のレジスタと、前記第２のレ
   ジスタの内容を２ｋ桁（ただしｋ＝１、２、…、ｍ−２
   、ｍ−１、ｍ）だけ右シフトができる１個のバレル・シ
   フタと、前記第１のレジスタの内容に前記バレル・シフ
   タの内容か、または前記定数発生器の内容を加算または
   減算し、前記第１のレジスタに出力する第１の加減算器
   と、前記第２のレジスタの内容に前記第１のレジスタの
   内容を加算または減算し、前記第２のレジスタに出力す
   る第２の加減算器と、前記第２のレジスタの符号を入力
   でき、かつ第１の加減算器と第２の加減算器を行う演算
   が、加算か減算かを制御できるｍ段のスタックとを備え
   ることを特徴とする逆三角関数演算装置。