SU723581A1 - Специализированный процессор - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть испо зовано в качестве периферийного уст ройства специализированных и универсальных ЦВМ дл  вычислени  функций , Sin % . Известны специализированные процессоры дл  вычислени  ; э.пементарны функций табличного типа на основе посто нного запоминающего устройства (ПЗУ), в состав которых вхо дит регистр аргумента, в качестве которого используетс  регистр числа ПЗУ 1. Недостатком известного процессор  вл етс  бо.пьшой объем пам ти. Известен специализированный процессор дл  вычислени  элементарных функций (цифровой интерпол тор высокого пор дка), содержащий входной регистр, множительное устройство , посто нное запоминающее устройство , в котором хран тс  значени  узловых точек функции, сумматор, ре гистр функции, две группы элементов И, выходной регистр, б.пок управлени , входы входного регистра соединены с выходами ЦВМ и блока управ лени , выгсоды входного регистра doe динены с входами множительного устройства и посто нного запоминающего устройства, выходы ПЗУ соединены .со входами элементов И первой группы, входы множительного устройства соединены с выходами элементов И второй группы, выходы множительного устройства соединены с входами сумматора, входы которого также соединены с выходами элементов И первой группы, входы регистра функции подключены к выходам сумматора и блока управлени , а выходы - к входам элементов И второй группы и выходного регистра, выходы блока управлени  соединены с входами элементов И первой и второй групп, входного и выходного регистров , выходы выходного регистра подключены к входам ЦВМ 2. Нэ.достатком этого процессора  вл етс  узкий диапазон изменени  аргументов . Это св зано с представлением аргументов в форме с фиксированной зап той и отсутствием средств применени  аргумента к интерзалу О, 1. Принципиально приведение к, интервалу может выполн тьс  в операционном устройстве центрального процессора. Однако, во-первых, необходимо выполнение нескольких команд центральным процессором, прежде чем аргумент

передаетс  собственно специализированному процессору, что приводит к неоправданной загрузке не только операционных устройств центрального процессора, но и командного процессора , во-вторых, увеличиваетс  число линий св зи, число которых может достигать нескольких сотен при обмене в парафазном коде.

Цель изобретени  расширение диапазона представлени  аргументов функций.

Поставленна  цель достигаетс  тем, что в специализированный процессор , содержащий входной регистр, первый выход которого соединен с nepBfciM входом блока умножени  и первым входом сумматора, выход сумматора подключен к первому входу регистра функций, выход которого соединен с первым входом выходного регистра и первыми входами элементов И первой группы, выходы которых подключены ко второму входу блока умножени , .выход блока умножени  соединен со вторым входом сумматора , третий вход которого подключен к выходам элементов И второй группы , первые входы которых подключены к выходу посто нного запоминающего устройства, Лервый выход блока управлени  подключен ко второму входу выходного регистра и вторым входам элементов И первой группы, второй и третий выходы блока управлени  соединены соответственно со вторым входом регистра функции и со вторыми входами элементов И второй группы, дополнительно введены сдвигатель, запоминаклцее устройство и счетчик пор дка, первый выход которого подключен к третьему входу блока умножени , выход блока умножени  соединен с первым входом входного регистра, второй выход которого подключен к первому входу сдвигател , выход сдвигател  соединен со входом посто нного запоминающего устройства, третий выход входного регистра подключен к входу зaпo iннaюlдeгo устройства, выход которого соединен с четвертьлм входом блока умножени , четвертый выход входного регистра подключен к первому входу блока управлени , четвертый выход которого соединен с nepBfcw входом счетчика пор дка, второй выход счетчика пор дка подключен ко второму входу сдвигател  и второму входу блока управлени , выход сумматора соединен со вторым входомГвходногорегистра, второй вхо счетчика пор дка и третий вход входного регистра подключены к первому и второму входам процессора, к выходу которого подключен выход выходного регистра.

Блок-схема специализированного процессора представлена па чертеже.

11роцессор содержит входной регистр 1, счетчик 2 пор дка, сдвигатель 3, запоминающее устройство 4, блок 5 умножени , сумматор 6, первую группу элементов И 7, посто нное запоминаю1Дее устройство 8, блок 9 упррвлени , регистр 10 функции, вторую группу элементов И 11, выходной регистр 12.

Процессор работает следующим образом .

Представление чисел в ЦВМ находитс  в диапазоне + 2). Тогда дл  функции г диапазону изменени  аргументов соответствуют три области изменени  функции:

eXi 2

(1)

X о-М

Этим трем област м можно соотнести два интервала изменени  аргумента:

дл  Г и Щ области

/XI iNtn 2 UXMtnS дл  Я области (2)

При в зависимости от знака X процессор генерирует либо оо либо 0. Вычислени  провод тс  только дл  второй области изменени  функции. Максимальный пор док аргумента при этом

U--P.eog- N ,

(3)

Дл  вычислени  функции f в указанном диапазоне необходимо выделить целую часть аргумента, вычислить функции от обоих частей аргумента и затем перемножить полученные значени :

ioX.geniy.K-ent)

(4)

etiix

где е - функци  от целой часx-entx аргумента; 5 функци  от дробнОй часаргумента .

Действи  по приведению аргумента к интервалу 10,1 начинаютс  после поступлени  на входной регистр 1 мантиссы аргумента (Мц), на счетчик 2 пор дка аргумента Т ( ) ив блок 9 управлени  признака функции.

Если пор док аргумента не равен нулю, то в зависимости от знака пор дка алгоритм приведени  к интервалу раздел етс  на две В&ТВИ.. Пусть знак пор дка аргумента О, тогда при Р L формируетс  сигнал t сл ,, если Р U г то мантисса аргумента сдвигаетс  влево с одновременным вычитанием единицы из величины пор дка. Сдвиг мантиссы продолжаетс  до равенства пор дка аргумента нулю. Разр ды мантиссы, соответствующие целой части аргумента , хран тс  в дополнительных разр дах входного регистра 1 и провер ютс  затем на равенство ну/по (условие cL}. В случае присутстви  ненулевых битов из запоминающего g устройства 4 выбираетс  значение 6

При Ру 0 необходимый сдвиг всей мантиссы аргумента вправо не происходит , а с помощью сдвигател  3 вправо сдвигаютс  лишь старшие S разр дов мантиссы, где S - число адресных входов запоминающего устройства 8. Величина сдвига зависит от величины пор дка аргумента, но не больше U . Работа сдвигател  3 дл  5 10, управл емого трем  последними разр дами счетчика 2 пор дка , по сн етс  таблицей.

Примечание. Код, получаемый на выходах сд гател  3, служит адресом запомин щего устройства 8. Приведение к интервалу 0,1 мента функции п X основано на следующем. Пусть аргумент задаетс  выраж РХ Wx2.(5 где М - мантисса аргумента X; Р - пор док аргумента X. Логарифмиру  равенство (5), п чаем enx-tnMj T e,h2 . Имеет место равенство enWi ::Eti(Hi-z), где О 2 1; Z MV- 1; М - мантисса, сдвинута  таки образом, что может быть представ лена кодом -i2-c где Z/ - двоична  цифра числа. сдвиг выполн етс  до первой ситуации, при которой перед зап 

+ означает наличие на выходе сдвигател  3 значени  К-го разр да входного регистра 1. той устанавливаетс  единица, т. е. можно записать К - число сдвигов до получени  кода (8). Таким образом Е,и X--Е п(лл. 2),п2 tn 2 2 BnCi+2))tnx, .(in где (PX, содержащийс  на счетчике 2,.. пор дка. . Действи  по приведению аргумента функции к интервалу 0,1 начинаютс -С анализа знака мантиссы. При отрицательном аргументе формируетс  сигнал Вычисление невозможно . Если знак мантиссы положительный , то аргумент сдвигаетс  влево до по влени  в старшем разр де входного регистра 1 единицы. Пор док аргумента соответственно измен етс  пропорционгшьно количеству сдвигов. Затем дл  получени  дробной части величины tM (1 +Z) соцержимое регистра сдвигаемс  еще раз влево без изменени  кода в счетчике 2 пор дка. Умножение величи.1ы (Р - к) на Ch выполн етс  блоком 5 умножени .

Старшие разр ды зходного регистра 1 поступают на адресные входы запоминающего устройства 8 без сдвига нд сдвИгателе 3.

Сведение аргумента функции 5Ш i( к интервалу 0,1 основано на соотношении

S-iHX-SiM (sltK-vif S-iHif, (11) где к - целое число;

f - переменна  в интервале 0,2Я.

2icixient0 „ (12) 2-fr Vs-n: 2-иУ

Обозначим 2 -etTt

где .

Два старших разр да величины Zуказывают номер квадранта, в котором находитс  угол if.

Представим величину sih Ч как

6in4--B:n2rcz-s n V,

(13) 0 1.

где

Вычисление s-in V в зависимости от квадранта, в котором, находитс  аргумент, выполн етс  по формулам

(14)

Переход к функции cos х осуществл етс  по формуле

cosx--siii(). (15) В этом случае формы вычислени  coq V имеют вид: Приведение к интервалу 0,1 начинаетс  с умножени  мантиссы аргумента М на 1/2 на блоке 5 умножени . Полученное произведение записываетс  во входной регистр 1. Если пор док произведени  Р 4 О и Р О, то сдвигами влево содержимого входного регистра 1 добиваютс  равенства пор дка нулю, т. е. получаем переменную Z . В зависимос ти от номера квадранта и вида функции ( sin X или сое ч ) из единицы; вычитаетс  М , наход ща с  во вход ном регистре 1. . Дл  перехода ot переменной Z к пе ременной V М сдвигаетс  влево на два разр да без изменени  пор дка. Дл  вычислений значений ч1,sin-j;. указанные функции раскладыва ютс  в р д Тейлора.Число членов р да Тейлора одинак9во дл  всех указанных функций и выбираетс  из требований к

точности вычислений. При мантиссе аргумента в 56 разр дов число члено р да Тейлора равно 5. Вычиспение многочлена выполн етс  по схеме Горнера:

F иь-Од- х (о X (0,,+ X (а -. X ц ч,

где C(Q ...q,- коэффициенты разложени , хран щиес  в основном ПЗУ 8.

Последовательность действи  дл  вычислени  многочлена задаетс  сигналами блока 9 управлени . Перва  сери  управл ющих сигналов производит выборку коэффициента Qj из запоминающего устройства и передачу его на вход блока 5 умножени  Передача производитс  через сумматор 6, регистр 10 функции и вторую группу элементов И 11. Параллельно работой блока умножени  5 из запоминающего устройства 8 выбираетс  следующий коэффициент с(д. После окончани  умножени  х на 05 на сумматоре б складываютс  СЬ, и 5 Сумма фиксируетс  на регистре 10 функции и снова передаетс  на вход блока умножени . Далее работа продолжаетс  аналогично и после сложени , коэффициента doc частичным произведением окончательный результат поступает в выходной регистр 12. На этом работа процессора заканчиваетс  до прихода нового аргумента .

Claims (2)

1.Теори  и применение математических машин. Минск, 1972.

2.Патент США № 3813529, кл. 235-132, 1973 (прототип).