SU918946A1

SU918946A1 - Цифровое логарифмирующее устройство

Info

Publication number: SU918946A1
Application number: SU802982019A
Authority: SU
Inventors: Владимир Дмитриевич Байков; Василий Васильевич Пикулин; Владимир Николаевич Попов
Original assignee: Пензенский Политехнический Институт
Priority date: 1980-06-27
Filing date: 1980-06-27
Publication date: 1982-04-07

Description

(5) ЦИФРОВОЕ ЛОГАРИФМИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относитс к цифровой вычислительной технике и может бытА использовано в ЦВМ, работающих в позиционных системах счислени с фикси рованной зап той. Известно логарифмирующее устройст во, содержащее генератор тактовых, импульсов, регистр сдвига, регистр характеристик логарифмов, счетчик.и схему сравнени . Это устройство срез нительно просто l . Недостаток устройства - низка точность воспроизведений логарифмической функции. Наиболее близким к предлагаемому по технической сущности вл етс устройство, содержащее два сумматора сдвиговый регистр, блок управлени , элемент ИЛИ, элемент И, запоминающий блок, регистр, триггер, причем сумма тор соединен со сдвиговым регистром, выход которого подключен ко входу сумматора, другими входами сумматор св зан со входом элемента ИЛИ, входом элемента И и входом блока управлени , выход элемента И подключен к третьему входу блока управлени , выход запоминающего блока св зан со входом регистра, выход которого соединен со входом второго сумматора, выход блока управлени подключен ко входам сдвигающего регистра, регистра , запоминающего блока, триггера и обоих сумматоров 2. Недостатком данного устройства вл етс невысокое быстродействие. Цель изобретени - увеличение быстродействи . Поставленна Цель достигаетс тем, что в устройство, содержащее первый и второй сумматоры, блок управлени и блок пам ти, управл ющий вход которого соединен с первым выходом блока управлени , второй выход которого соединен с тактовыми входами первого и второго сумматоров, первый ,информационный вход и первый выход первого сумматора соединенны со3Э

ответственно с входом аргумента устройства и входом блока управлени , информационный вход и выход второго сумматора соединены соответственно с выходом блока пам ти и выходом устройства , дополнительно введены блок сдвига, умножитель и блок управл ющей переменной, первый и второй управл ющий входы которого соединены с третьим и четвертым выходами блока управлени соответственно, п тый выход которого соединен с входом выдачи первого сумматора, второй информационный вход и второй выход которого соединены соответственно с выходом умножител и информационным входом блока сдвига, управл ющий вход которого подключен к п тому выходу блока управлени , первый выход, которого соединен с управл ющим вхо дом умножител , первый и второй информационные входы которого соединены с выходами соответственно блока сдвига и блока управл ющей переменной , первый выход первого сумматора подключен через блок управл ющей, переменной к адресному входу блока пам ти, при этом блок управл ющей переменной содержит элемент ИЛИ,две группы элементов И и два дешифратора , входы которых соединены соответственно с выходами чётных и нечетных элементов И первой группы, первые и вторые информационные входы элементов И которой соединены соответственно с входом блока и выходом элемента ИЛИ, входы которого соединены с входом блока, выходы дешифр торов вл ютс выходом блока, первый и второй управл ющие входы которого соединены соответственно с управл ющими входами элементов И первой и второй групп, информаци-ониые входы элементов И второй группы соединены со входом блока, причем блок управле ни содержит генератор импульсов, два элемента задержки, три элемента И, триггер и регистр сдвига, выход которого вл етс п тым выходом блока управлени , вход регистра сдвига соединен с выходом первого элемента И, информационные входы которого соединены с входом блока управлени управл ющий вход первого элемента И соединен с выходом первого элемента задержки и вторым выходом блока управлени , первый выход которого соединен с выходом второго элемента задержки и входом второго элемента за9A64

держки, выход генератора импульсов соединен с входом второго элемента задержки и первыми «входами второго и третьего элементов И, вторые входы

5 которых соединены о.пр мым и инверсным выходами триггера, вход которого соединен с выходом второго элемента И и третьим выходом блока управлени , четвертый выход которого соединен с

10 выходом третьего элемента И.

На фиг.1 представлена блок-схема устройства; на фиг.2 - блок управл ющей переменной; на фиг.З - блок управлени .

5 Цифровое логарифмирующее устройство содержит сумматор 1, вход 2 устройства, блок 3 сдвига, блок k управл ющей переменной, блок 5 управлени , блок 6 пам ти, умнож1 ель

20 7 и сумматор 8.

Блок А управл ющей переменной.содержит элемент 9 ИЛИ, группы 10 и 11 элементов И, дешифраторы 12 и 13. Блок 5 управлени содержит генератор }Ц импульсов, элемент 15

задержки. Элементы 16-18 И, элемент 19 задержки, триггер 20 и регистр 21 сдвига.

Блок k управл ющей переменной

30 предназначен дл выработки четырехразр дных двоичных чисел в соответ . ствии со следующими правилами:

На каждой К-й итерации, кроме первой, Чк-1 определ етс как обратный код от j-и тетрады, счита слева , содержимого первого сумматора.

На первой итерации q определ етс в соответствии с табл.1, если в п том и шестом разр дах, счита сле40 , ва, содержимого первого сумматора наход тс нули, в противном случае Цд. определ етс по табл.2.

Таблица 1

45

50

Claims

55 Таблица 2 Старша тетрада Устройство работает следующим образом . В первый сумматор 1 по входу 2 подаетс аргумент х (0,) второй сумматор обнул етс . Процесс вычислени производитс так, чтобы получить в сумматоре 1 двоичное число, во всех разр дах которогб наход тс единицы: 0,1111... 11. Обозначив содержимое первого суммато ра через х, содержимое второго сумма тора - через у, можно записать проце дуру вычислени в виде двух рекуррен тных формул С+1 К+Чк ч2/; , где 1, 2, .. . S; (S+1 ) - число итераций; j 1,2,3,...nA. Правила определени q приведены вЫше. За счет применени этих правил использовани комбинационного умножител и чисел вида 1п{ Hq (2) , хран щихс в запоминающем блоке, уда етс в k раза уменьшить количество итераций. Если после К-й итерации тетрада числа х представл ет собой число 1111 ,то величина j увеличиваетс на в противном случае выполн етс итераци ;при том же значении j.В процессе вычи лени така повторна итераци может потребоватьс только один раз и то лишь дл некоторых аргументов. На первой итерации с cyMMatopa 1 подаетс информаци на блок 3 сдвига J блок управл ющей переменной и блок 5 управлени . Если во всех раз9 6 р дах старшей тетрады сумматора 1 наход тс единицы, то выполн етс переход к следующей итерации. В противном случае блок k управл ющей переменной выдает соответствующее значение Я на умножитель 7 и блок 6 пам ти , одновременно с блока 3 сдвига на умножитель 7 поступает значение содержимого сумматора 1, сдвинутое на I разр да вправо (хо2 ). Умножитель 7 вырабатывает произведение (. ) и подает его в сумматор 1, одновременно во второй сумматор 8 из блока 6 подаетс число ln( ), выбранное в соответствии с величиной q. На последнем такте происходит сложение содержимого сумматора 1 с произведением (qoXoZ ) и вычитание из содержимого второго сумматора 8 числа , поступившего из блока 6, результаты этих операций остаютс в сумматорах . . Если после итерации в младшем разр де старшей тетрады находитс ноль, то на 2-й итерации блок 3 выполн ет сдвиг снова на k разр да, как на 1-й итерации. Если во всех разр дах старшей тетрады после 1-и итерации наход тс единицы, то на 2-й итерации выполн ет сдвиг на 8 разр дов Аналогично осуществл етс та последующей итерации. В предложенном устройстве на кажj к дои итерации последовательно выполн ютс три примерно одинаковых по времени операции, определ ющих врем выполнени каждой итерации: выработка управл ющей переменной q , умножение q на () и сложение . Можно считать, что одна итераци выполн етс за три единицы ма-. шинного времени (Зт;); всего на вычисление логарифма требуетс V3nT/. в известном устройстве вычисл ие производитс за врем . Отношение Т/Т1 показывает, что пред-, ложенное устройство позвол етуменьшить врем вычислени примерно в 2(п+3)/3 раз, например при - в 22 раза. Формула изобретени 1. Цифровое логарифмирующее устройство содержащее первый и второй сумматоры, блок управлени и блок пам ти, управл ющий вход которого

1 . 9 соединен с первым выходом блока управлени , второй выход которого соединей с тактовыми входами первого и второго сумматоров, первый информационный вход и первый выход первого сумматора соединены соответственно с входом аргумента устройства и вхо-г дом блока управлени , информационный вход и выход второго сумматора соединены соответственно с выходом блока пам ти и выходом устройства, о тл и. чающеес тем, что, с целью повышени быстродействи , в него введены блок сдвига, умножитель и блок/управл ющей переменной, первый и второй управл ющие входы которого соединены с третьим и четвертым выходами блока управлени соответственно , п тый выход которого соединен с входом выдачи первого сумматора, второй информационный вход и второй выход .которого соединены соответственно с выходом умножител и информационным входом блока сдвига, управл ющий вход которого подключен к п тому выходу блока управлени , первый выход которого соединен с управл ющим входом умножител , первый и второй информационные входы которого соединены с выходами соответственно блока .сдвига и блока управл ющей переменной , первый выход первого сумматора подключен через блок управл ющей переменной к адресному входу блока пам ти .
2. Устройство по п.1 , о т л и чающеес тем, что блок управл ющей переменной содержит элемент ИЛИ, две группы элементов И и два дешифратора, входы которых соединены соответственно с выходами четных и нечетных элементов И первой группы,первые и вtopыe информационные входы элементов И которой

соединены соответственно с входом блока и выходом элемента ИЛИ, входы которого соединены с входом блока, выходы дешифраторов вл ютс выходом 5 блока, первый и второй управл ющие входы которого соединены соответственно с управл ющими входами элементов И первой и второй групп, информационные входы элементов И второй

10 группы соединены с входом блока.
3. Устройство по П.1 , о т л и чающеес тем, что блок управлени содержит генератор импульсов , два элемента Задержки , три

15 элемента И, триггер и регистр сдвига , выход которого вл етс п тым выходом блока управлени , вход регистра сдвига соединен с выходом первого элемента И, информацио 1 1ые

20 входы которого соединены с входом блока управлени , управл ющий вход первого элемента И соединен с выходом первого элемента задержки и вторым выходом блока управлени , первый

25 выход которого соединен с выходом второго элемента задержки и входом второго элемента задержки, выход генератора импульсов соединен с входом второго элемента задержки и первыми

0 входами второго и третьего элементов И, вторые входы которых соединены с пр мым и инверсным выходами триггера, вход которого соединен с выходом второго элемента И и третьим выходом

5 блока управлени , четвертый выход которого соединен с выходом третьего элемента И.

Источники информации, прин тые во внимание при экспертизе

0 1. Авторское свидетельство СССР If , кл. G Об F 5/02, 1972.

2. Авторское свидетельство СССР № i 48if59, кл, G Об F 7/38, 197 (прототип ) .

Фиг.1

15

19

го

Iff

rtJ

3

17

fj(Kf/iOKaft 6,7)

.5

f(/fSroKOff

Г;

lfS/№/ffffrt

fd

h 2f

ff/l.f.

fj fjf ffffOHif 4f .

zfrffflOlfff 4}

фуг. t7