SU781813A1 - Устройство дл делени - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в арифме тическнх устройствах специализированных ЭВМ Известны устройства дл  делени  двоичных чисел, в которых частное вычисл етс  путем последовательных сложений-вычитаний и сдвигов . Известные устрйоства содержат регистры делимого, делител  и частного, сумматор-вычи татепь, схему анализа знака остатка и схему управлени  1). Недостатком известных устройств  вл етс  невысокое быстродействие. Наиболее близкое по технической сущности к предлагаемому - устройство дл  делени  двоичных чисел, содержащее регистры множимого и множител , коммутаторы, пирамидальный умножитель, блок хранени  множител , регистр результата, блок управлени , причем первый вход первого коммутатора соединен с входной шиной устройства, выход первого ком мутатора - со входом регистра множимого, выход регистра множимого - с первым входом пирамидального умножител  и со входом блока хранени  множител , выход блока хр нени  множител  - с первым входом второго коммутатора, выход второго коммутатора - со входом регистра множители выход регистра множител  - со вторым входом пирамидального умножител , выход умножител  соединен со входом регистра результата, выход регистра результата - со вторыми входами первого и второго коммутаторов и с выходной шиной устройства, выход блока управлени  - с управл ющими входами первого коммутатора, второго коммутатора и пирамидального умножител . Деление в данном устройстве осуществл етс  по методу последовательных приближений Гильмана 2. Данное устройство также отличаетс  недостаточным быстродействием, так как врем  выполнени  делени  зависит от точности выбора начального приближени  обратной величины и, в общем случае, довольно велико. Цель изобретени  - повышение быстродействи  устройства при решении определенных классов задач, дл  которых значени  аргументов от одного шага вычислений к другому измен ютс  плавно.

Поставленна  цель достигаетс  тем, что в устойство дл  делени , содержащее регистры множимого и множител , коммутаторы, пирамидальный умножитель, регистр результата, лок управлени , схему сравнени , причем перый и второй входы первого коммутатора соеинены соответственно с входными шинами деимого и делител  устройства, выход первого оммутатора соединен с входом регистра мноимого , выход регистра множимого соединен с первым входом пирамидального умножител , второй вход пирамидального умножител  соединен с выходом регистра множител , выход пирамидального умножител  соединен со входом регистра результата, выход регистра результата соединен с первым входом второго коммутатора , с третьим входом первого коммутатора и с выходной шиной устройства, выход второго коммутатора соединен со входом регистра множител , входы схемы сравнени  соединены с выходами регистра множител  и регистра результата , а выход схемы сравнени  - со входом блока управлени , выход блока управлени  соединен с управл ющими входами первого коммутатора ,второго коммутатора и пирамидального умножител , введен блок экстрапол ции, причем выход блока экстрапол ции соединен со вторым входом второго коммутатора, выход регистра результата соединен со входом экстрапол ции .

Кроме того, блок экстрапол ции содержит п буферных регистров и п -входовой сумми рующий узел, причем выход каждого буферного регистра соединен со входом следующего буферного регистра и с одним из входов суммирующего узла, вход первого буферного регистра  вл етс  входом блока экстрапол ции, а выход суммирующего узла  вл етс  выходом блока экстрапол ции.

На фиг. 1 изображена функциональна  схема устройства дл  делени ; на фиг. 2 - схема блока экстрапол ции.

Устройство содержит коммутатор 1, регистр -2 множимого, пирамидальный умножитель 3, регистр 4 результата, коммутатор 5, регистр 6 множител , блок 7 управлени , схему 8 сравнени , блок 9 -эkcтpaпoл ции, входные шИны 10 и 11 делимого и делител , выходную шину 12. Блок9 экстрапол ции содержит буферные регистры 13 и многовходовой суммирующий узел 14.

В устройстве реализуетс  итеративный метод делени , основанный на предварительном вычислении обратной величины делител  и последующем умножении ее на делимое. Обратна  величина определ етс  по итерационной формуле

ч.-(2.-с,-1),()

Ъ делитель; с.значени  величины 1/в, полученные

х соответственно на i -и и + 1-й итерации.

Блок 9 экстрапол ции позвол ет дл  определени  начального приближени  искомой обратной величины использовать экстрапол цию по ее значени 1м на предыдущих шагах вычислений . Например, при экстрапол ции по 2-м или 3-м точкам используютс  соответственно формулы

CD

iS-i

(ъ)

.-зс

+ С

j2 j-a

экстраполированное значение С

где С

J на j -ом шаге вычислений, используемое в качестве начального приближени  в формуле (1); С: Ci С- значени  С на предыдущих шагах

J-

вычислении.

К началу очередной операции в регистрах 13 блока 9 экстрапол ции записаны п значений обратной величины делител , полученные в предыдущих операци х. На суммирующем узле 14 формируетс  экстраполированное значение обратной величины делител  С, по соответствующим формулам экстрапол ции.

Выполнение операции делени  в устройстве начинаетс  с того, что делитель через комк 1утатор 1 записываетс  в регистр множимого 2, а С- через коммутатор 5 поступает в регистр множител  6. На умножителе 3 формируетс  величина (2- С ) равна  разности числа два и произведени  сомножителей, записанных в регистрах 1 и 6 соответственно. Эта величина через регистр 4 результата и коммутатор 1 поступает в регистр 2. Затем на умножителе 3 формируетс  и записываетс  в регистр 4 произведение содержимого регистров 2 и 6, соответствующее следующему приближению величины С ж /jb, Полученное значение схемой 8 сравнени  сравниваетс  с предыдущим значением С , записанным в регистре 6. Если разность между сравниваемыми значени ми больше допустимой величины, содержимое регистра 4 через коммутатор 5 записываетс  в регистр 6, а в регистр 2 вновь записываетс  делитель, после чего аналогичным образом выполн етс  следующа  итераци .

Claims (2)

1. Если сравниваемые значени  достаточно мало отличаютс  друг от друга, то схема 8 сравнени  вырабатывает сигнал, по которому блок 7 упралени  реализует следующую последовательность действий. Полученное значение С из регистра 4 поступает через коммутатор 5 в регистр 6 и в блок экстрапол ции, где вычисл етс  С 578 дл  следующего шага вычислений. В регистр 2 через коммутатор 1 записываетс  делимое Л со входа устройства. Далее на умножителе 3 пе ремножаютс  числа, записанные в регистрах 2 и 6, результат записываетс  в регистр 4, откуча поступает на выход устройства. На следующем шаге вычислений описанна  последовательность действий повтор етс . Введение блока экстрапол ции и схемы сравнени  сокращает число итерации при выполнении операции делени  до одной-двух, благодар  чему быстродействие предлагаемого устройства по сравнению с известным возрастает в среднем в 2-3 раза. Формула изобретени  1. Устройство дл  делени , содержащее регистры .множимого и множител , коммутаторы, пирамидальный умножитель, регистр результата, блок управлени , схему сравнени , причем первый и второй входы первого коммутатора соединены соответственно с входными шинами делимого и делител  устройства, выход первого коммутатора соединен с входом регистра множимого , выход регистра множимого соединен с первым входом пирамидального умножител , второй вход пирамидального умножител  соединен с выходом регистра множител , выход пирамидального умножител  соединен со входом регистра результата, выход регистра результата соединен с первым входом второго коммутатора, с третьим входом первого коммутатора и с выходной шиной устройства, выход второго коммутатора соединен со входом регистра множител , входы схемы сравнени  соединены с выходами регистра множител  и регистра результата, а выход схемы сравнени  со входом блока управлени , выход блока управлени  соединен с уттравл ющими входами первого коммутатора, второго коммутатора и пирамидального умножител , отличающеес  тем, что, с целью увеличени  быстродействи , в устройство введен блок экстрапол ции, причем выход блока зкстрапол ции соединен со вторым входом второго коммутатора , выход регистра результата соединен со входом блока экстрапол ции. 2, Устройство по п. 1, отличающеес  тем, что блок экстрапол ции содержит п буферных регистров и п -входовой суммирующий узел, причем выход каждого буферного регистра соединен со входом следующего буферного регистра и с одним из входов суммирующего узла, вход первого буферного регистра  вл етс  входом блока экстрапол ции, а выход суммирующего узла  вл етс  выходом блока экстрапол ции. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N 589611, кл. G 06 F 7/39, 1974.
2. 2.Авторское свидетельство СССР N« 602944, кл. G 06 f 7/52, 1975 (прототип).

   ю

   f f