JP3514566B2 - 除算／開平回路 - Google Patents
除算／開平回路Info
- Publication number
- JP3514566B2 JP3514566B2 JP32419995A JP32419995A JP3514566B2 JP 3514566 B2 JP3514566 B2 JP 3514566B2 JP 32419995 A JP32419995 A JP 32419995A JP 32419995 A JP32419995 A JP 32419995A JP 3514566 B2 JP3514566 B2 JP 3514566B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- square root
- division
- scaling
- inverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムの
算術演算制御方式に係り、特に除算／開平を高速に実現
するのに好適な除算／開平回路に関する。
算術演算制御方式に係り、特に除算／開平を高速に実現
するのに好適な除算／開平回路に関する。
【０００２】
【従来の技術】一般に、除算／開平計算は、ｎ桁単位に
商／開平数字が決定され、その商／開平数字の決定にも
とづいて部分剰余が計算され、次の演算ステップでは、
この部分剰余値がｎ桁シフトされ、それにもとづいて次
のｎ桁の商／開平数字が決定され、という具合に、繰り
返し演算を行うことで実行される。このｎ桁単位に商／
開平数字を決定して行く方法は、２のｎ乗をｒ（これを
基数と呼ぶ）とするとき、基数ｒの除算／開平法と呼ば
れている。従来、基数ｒの除算／開平法を実行する除算
／開平器の実現において、基数を２より高くして、演算
の反復回数を削減することにより、除算／開平の高速化
を図ってきた。しかし、高基数化に伴って、商／開平数
字選択規則は複雑化し、高基数化のメリットを相殺して
しまうことが知られるようになった。そこで、商／開平
数字選択規則を単純化するために、除数／被開平数を適
当な範囲にあらかじめ制限しておくスケーリング法が提
案された。除算の場合には、除数と被除数の両方に適当
な数Ｍを掛けてスケーリングしても商の値が変わらない
ため都合がよかった。ところが、開平の場合には、被開
平数に適当な数Ｍを掛けてスケーリングすると、求める
平方根の値が変わるため、最後にＭの逆開平数（Ｍの逆
数の開平数）を掛けなければならないのが欠点であっ
た。
商／開平数字が決定され、その商／開平数字の決定にも
とづいて部分剰余が計算され、次の演算ステップでは、
この部分剰余値がｎ桁シフトされ、それにもとづいて次
のｎ桁の商／開平数字が決定され、という具合に、繰り
返し演算を行うことで実行される。このｎ桁単位に商／
開平数字を決定して行く方法は、２のｎ乗をｒ（これを
基数と呼ぶ）とするとき、基数ｒの除算／開平法と呼ば
れている。従来、基数ｒの除算／開平法を実行する除算
／開平器の実現において、基数を２より高くして、演算
の反復回数を削減することにより、除算／開平の高速化
を図ってきた。しかし、高基数化に伴って、商／開平数
字選択規則は複雑化し、高基数化のメリットを相殺して
しまうことが知られるようになった。そこで、商／開平
数字選択規則を単純化するために、除数／被開平数を適
当な範囲にあらかじめ制限しておくスケーリング法が提
案された。除算の場合には、除数と被除数の両方に適当
な数Ｍを掛けてスケーリングしても商の値が変わらない
ため都合がよかった。ところが、開平の場合には、被開
平数に適当な数Ｍを掛けてスケーリングすると、求める
平方根の値が変わるため、最後にＭの逆開平数（Ｍの逆
数の開平数）を掛けなければならないのが欠点であっ
た。
【０００３】ちなみに、スケーリング変換を強引に実行
して開平する論文が発表されている（トーマス・ラング
とパオロ・モンツッシ著、プリスケーリングによる高基
数開平、アイ・イーイーイー、トランザクションズ・オ
ン・コンピューターズ、９９６頁から１００９頁、１９
９２年８月号）。この論文では、Ｍの逆開平数そのもの
もスケーリング付きの除算で求めている。
して開平する論文が発表されている（トーマス・ラング
とパオロ・モンツッシ著、プリスケーリングによる高基
数開平、アイ・イーイーイー、トランザクションズ・オ
ン・コンピューターズ、９９６頁から１００９頁、１９
９２年８月号）。この論文では、Ｍの逆開平数そのもの
もスケーリング付きの除算で求めている。
【０００４】
【発明が解決しようとする課題】上記従来技術に於いて
は、開平数が求められた後で逆スケーリング変換が行わ
れていたため、この部分がオーバーヘッドになる。開平
演算を高速化するためには、被開平数のスケーリング変
換を行う部分の高速化が重要であると考えられ、最後の
逆スケーリング変換のための乗算の負荷をどのように軽
くして実行するかが課題となっていた。
は、開平数が求められた後で逆スケーリング変換が行わ
れていたため、この部分がオーバーヘッドになる。開平
演算を高速化するためには、被開平数のスケーリング変
換を行う部分の高速化が重要であると考えられ、最後の
逆スケーリング変換のための乗算の負荷をどのように軽
くして実行するかが課題となっていた。
【０００５】本発明の目的は、スケーリング変換付きの
高速な除算／開平回路を提供することにある。
高速な除算／開平回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明では、除算／開平
器において、被除数、被開平数、除数を適当な範囲にあ
らかじめスケーリングするスケーリング変換回路、除算
の場合に、前記スケーリング回路によりスケーリングさ
れた被除数および除数から、ｎ桁ずつ商／開平数字を求
める商／開平数字選択回路、第１の倍数発生器、および
部分剰余計算に桁上げ伝播のない部分剰余計算回路によ
り除算を実行する除算回路、および、開平の場合に、前
記スケーリング回路によりスケーリングされた被開平数
から、前記商／開平数字選択回路、前記第１の倍数発生
器、および前記加算回路を用いて開平数字が逐一得られ
るたびに、前記得られた開平数字を、第２の倍数発生回
路、スケーリングの逆開平数生成回路、および逆スケー
リング回路により逆スケーリングする逆スケーリング変
換回路、とを有する。
器において、被除数、被開平数、除数を適当な範囲にあ
らかじめスケーリングするスケーリング変換回路、除算
の場合に、前記スケーリング回路によりスケーリングさ
れた被除数および除数から、ｎ桁ずつ商／開平数字を求
める商／開平数字選択回路、第１の倍数発生器、および
部分剰余計算に桁上げ伝播のない部分剰余計算回路によ
り除算を実行する除算回路、および、開平の場合に、前
記スケーリング回路によりスケーリングされた被開平数
から、前記商／開平数字選択回路、前記第１の倍数発生
器、および前記加算回路を用いて開平数字が逐一得られ
るたびに、前記得られた開平数字を、第２の倍数発生回
路、スケーリングの逆開平数生成回路、および逆スケー
リング回路により逆スケーリングする逆スケーリング変
換回路、とを有する。
【０００７】この構成は、最後の逆スケーリング変換の
ための乗算については、開平数字が逐次得られることを
利用して、そのあいだに逐次乗算を実行する手段を有し
ており、これにより、逆スケーリング変換のための乗算
は、本来の開平演算と並列に実行され、オーバーヘッド
を無くし、結果として高速化を実現する。本構成によれ
ば、開平においても除算と同様のスケーリング変換付き
の演算が同程度の時間で実行できるため、従来よりもか
なり高速な除算／開平器が実現できる。
ための乗算については、開平数字が逐次得られることを
利用して、そのあいだに逐次乗算を実行する手段を有し
ており、これにより、逆スケーリング変換のための乗算
は、本来の開平演算と並列に実行され、オーバーヘッド
を無くし、結果として高速化を実現する。本構成によれ
ば、開平においても除算と同様のスケーリング変換付き
の演算が同程度の時間で実行できるため、従来よりもか
なり高速な除算／開平器が実現できる。
【０００８】
【発明の実施の形態】本発明の除算／開平回路の基本ブ
ロックを図１に示す。被除数をＹ、除数および被開平数
をＸとする。そして被除数Ｙ／被開平数Ｘを格納レジス
タ１０に、除数Ｘを格納レジスタ２０に格納する。まず
演算を効率化するために、これらの演算範囲の制限を行
う変換操作（スケーリング変換と呼ぶ）が、被除数Ｙ／
被開平数Ｘにたいしては回路１５により、除数Ｘにたい
しては回路２５により施される。スケーリング変換後の
値にもとづいて、ｎ桁単位に商／開平数字が商／開平数
字選択回路３０により得られる。得られたｎ桁単位の被
除数Ｙ／被開平数Ｘは、倍数発生回路４０と桁上げ伝播
なしのｐ入力ｑ出力加算回路（ｐ−ｑ加算回路）５０に
よって、部分剰余計算が実行される。部分剰余計算結果
は商／開平数字選択回路３０に入力される。そして、ｎ
桁ずつシフトされながら、以下同様に、次々の桁の商／
開平数字が選択されていく。これらの演算回路３０，４
０，５０は、図１に示すように、繰り返し利用される。
ロックを図１に示す。被除数をＹ、除数および被開平数
をＸとする。そして被除数Ｙ／被開平数Ｘを格納レジス
タ１０に、除数Ｘを格納レジスタ２０に格納する。まず
演算を効率化するために、これらの演算範囲の制限を行
う変換操作（スケーリング変換と呼ぶ）が、被除数Ｙ／
被開平数Ｘにたいしては回路１５により、除数Ｘにたい
しては回路２５により施される。スケーリング変換後の
値にもとづいて、ｎ桁単位に商／開平数字が商／開平数
字選択回路３０により得られる。得られたｎ桁単位の被
除数Ｙ／被開平数Ｘは、倍数発生回路４０と桁上げ伝播
なしのｐ入力ｑ出力加算回路（ｐ−ｑ加算回路）５０に
よって、部分剰余計算が実行される。部分剰余計算結果
は商／開平数字選択回路３０に入力される。そして、ｎ
桁ずつシフトされながら、以下同様に、次々の桁の商／
開平数字が選択されていく。これらの演算回路３０，４
０，５０は、図１に示すように、繰り返し利用される。
【０００９】ここで、商／開平数字選択回路３０での商
／開平数字の選択には、部分剰余の一部ｍ桁の値が参照
される。このｍ桁の参照は、回路の効率化の観点からで
きるだけ小さいｍであることが望ましい。そのために、
演算範囲の制限を行うスケーリング変換をあらかじめ行
うのである。また、商／開平数字には冗長性をもたせて
おく方が選択を効率的に行うことができるので、商／開
平数字の集合には符号付き数が伝統的に使われている。
そのため、途中で逐次または最後に一括して通常の２進
数に変換する必要がある。と共に、開平計算の場合は、
得られたｎ桁単位の被除数Ｙ／被開平数Ｘは、倍数発生
回路８０へ入力される。
／開平数字の選択には、部分剰余の一部ｍ桁の値が参照
される。このｍ桁の参照は、回路の効率化の観点からで
きるだけ小さいｍであることが望ましい。そのために、
演算範囲の制限を行うスケーリング変換をあらかじめ行
うのである。また、商／開平数字には冗長性をもたせて
おく方が選択を効率的に行うことができるので、商／開
平数字の集合には符号付き数が伝統的に使われている。
そのため、途中で逐次または最後に一括して通常の２進
数に変換する必要がある。と共に、開平計算の場合は、
得られたｎ桁単位の被除数Ｙ／被開平数Ｘは、倍数発生
回路８０へ入力される。
【００１０】さて、除算において、除数Ｘと被除数Ｙの
双方に適当なＭ（スケーリング値）をあらかじめ掛けて
スケーリング変換してもその商は不変であるため、回路
群３０、４０、５０によって除算は実現できる。ところ
が、開平においては、被開平数Ｘに適当なＭをあらかじ
め掛けてスケーリング変換すると、開平数がＭの開平数
倍されてしまうので、Ｍの開平数の逆数を掛けて正しい
開平数Ｘに補正しなければならない。
双方に適当なＭ（スケーリング値）をあらかじめ掛けて
スケーリング変換してもその商は不変であるため、回路
群３０、４０、５０によって除算は実現できる。ところ
が、開平においては、被開平数Ｘに適当なＭをあらかじ
め掛けてスケーリング変換すると、開平数がＭの開平数
倍されてしまうので、Ｍの開平数の逆数を掛けて正しい
開平数Ｘに補正しなければならない。
【００１１】そこで、本願発明では、これを実行する補
正回路を逆スケーリング回路（ｐ′−ｑ加算回路）９０
を新たに設け、これにより得られたｎ桁単位の被除数Ｙ
／被開平数Ｘを、逐次逆スケーリング変換する。具体的
には、本発明では、逆スケーリング変換を行う回路とし
て逐次乗算器（倍数発生回路８０、逆スケーリング回路
９０、定数値７０）を設け、開平数字選択回路３０から
開平数字が選択される度に上記逐次乗算器により逆スケ
ーリング変換を実行し、レジスタ１１０に格納する。こ
の選択された開平数字に対する逆スケーリング変換は、
開平数字選択回路３０、倍数発生回路４０、および部分
剰余計算回路５０による部分剰余計算と並行して実行さ
れる。そのため、従来、開平数が求まり、その後に逆ス
ケーリング変換を行っていた場合と比べて、部分剰余計
算時に並行して逆スケーリング変換を終了してしまうの
で、従来必要だった逆スケーリング変換というオーバヘ
ッドを減らすことができる。従って、逆スケーリング変
換を行う時間が不要となり、計算時間は従来の２分の１
で済むことになる。逆に言えば、従来より２倍高速に計
算を実行することができる。
正回路を逆スケーリング回路（ｐ′−ｑ加算回路）９０
を新たに設け、これにより得られたｎ桁単位の被除数Ｙ
／被開平数Ｘを、逐次逆スケーリング変換する。具体的
には、本発明では、逆スケーリング変換を行う回路とし
て逐次乗算器（倍数発生回路８０、逆スケーリング回路
９０、定数値７０）を設け、開平数字選択回路３０から
開平数字が選択される度に上記逐次乗算器により逆スケ
ーリング変換を実行し、レジスタ１１０に格納する。こ
の選択された開平数字に対する逆スケーリング変換は、
開平数字選択回路３０、倍数発生回路４０、および部分
剰余計算回路５０による部分剰余計算と並行して実行さ
れる。そのため、従来、開平数が求まり、その後に逆ス
ケーリング変換を行っていた場合と比べて、部分剰余計
算時に並行して逆スケーリング変換を終了してしまうの
で、従来必要だった逆スケーリング変換というオーバヘ
ッドを減らすことができる。従って、逆スケーリング変
換を行う時間が不要となり、計算時間は従来の２分の１
で済むことになる。逆に言えば、従来より２倍高速に計
算を実行することができる。
【００１２】また、逐次乗算の効率を上げるために、得
られた開平数字をオン・ザ・フライ変換と呼ばれる回路
６０、１００によって、逐次通常の２進数に変換する。
オン・ザ・フライ変換は、エルセゴバック（アイ・イー
イーイー、トランザクションズ・オン・コンピューター
ズ、８９５−８９７ページ、１９８７年７月号：回路６
０および同１３８５−１３９０ページ、１９９０年１１
月号：回路１００）によって考案されたものでよく使わ
れている。
られた開平数字をオン・ザ・フライ変換と呼ばれる回路
６０、１００によって、逐次通常の２進数に変換する。
オン・ザ・フライ変換は、エルセゴバック（アイ・イー
イーイー、トランザクションズ・オン・コンピューター
ズ、８９５−８９７ページ、１９８７年７月号：回路６
０および同１３８５−１３９０ページ、１９９０年１１
月号：回路１００）によって考案されたものでよく使わ
れている。
【００１３】以下、詳細に説明する。ただし、被除数Ｙ
と除数Ｘはともに正規化されていて、０．１・・・（２
進数）のかたちをしているものとする。また、被開平数
Ｘは０．０１・・・（２進数）のかたちに正規化されて
いるものとする。いま、Ｘ’＝ＭＸ、Ｙ’＝ＭＹ、商／
平方根をＱとすると、 Ｑ＝Ｙ÷Ｘ＝（ＭＹ）÷（ＭＸ）＝Ｙ’÷Ｘ’ （数１） なる関係にあるので、除算の場合にはスケーリング操作
Ｍによっても正しく商が求まることがわかる。また、開
平の場合には、 Ｑ＝√（Ｘ）＝（１÷（√（Ｍ））×√（ＭＸ） ＝（１÷（√（Ｍ））×√（Ｘ’） （数２） とすれば、正しく平方根が求まる（なお、√（Ｘ）は、
Ｘの開平数を表すものとする）。基数ｒの除算は、漸化
式 Ｒ（ｊ＋１）＝（２のｒ乗）×（Ｒ（ｊ）−ｑ（ｊ）×Ｘ’） （数３） によって繰り返し実行される。基数ｒの開平は、漸化式 Ｒ（ｊ＋１）＝（２のｒ乗）×（Ｒ（ｊ）−ｑ（ｊ）×Ｑ（ｊ）−（２の− （ｊ＋２）乗）×（ｑ（ｊ）の２乗）） （数４） によって繰り返し実行される。
と除数Ｘはともに正規化されていて、０．１・・・（２
進数）のかたちをしているものとする。また、被開平数
Ｘは０．０１・・・（２進数）のかたちに正規化されて
いるものとする。いま、Ｘ’＝ＭＸ、Ｙ’＝ＭＹ、商／
平方根をＱとすると、 Ｑ＝Ｙ÷Ｘ＝（ＭＹ）÷（ＭＸ）＝Ｙ’÷Ｘ’ （数１） なる関係にあるので、除算の場合にはスケーリング操作
Ｍによっても正しく商が求まることがわかる。また、開
平の場合には、 Ｑ＝√（Ｘ）＝（１÷（√（Ｍ））×√（ＭＸ） ＝（１÷（√（Ｍ））×√（Ｘ’） （数２） とすれば、正しく平方根が求まる（なお、√（Ｘ）は、
Ｘの開平数を表すものとする）。基数ｒの除算は、漸化
式 Ｒ（ｊ＋１）＝（２のｒ乗）×（Ｒ（ｊ）−ｑ（ｊ）×Ｘ’） （数３） によって繰り返し実行される。基数ｒの開平は、漸化式 Ｒ（ｊ＋１）＝（２のｒ乗）×（Ｒ（ｊ）−ｑ（ｊ）×Ｑ（ｊ）−（２の− （ｊ＋２）乗）×（ｑ（ｊ）の２乗）） （数４） によって繰り返し実行される。
【００１４】ここで、ｊは演算の繰り返しステップ数を
表し、小数点以下ｊ桁目の商／開平数字ｑ（ｊ）を決定
する演算に係わるものであることを示す。Ｒ（ｊ）はｊ
ステップ目の部分剰余計算を行う前の部分剰余値であ
り、この値にもとづいて小数点以下ｊ桁目の商／開平数
字が決定される。特に、除算の場合、Ｒ（０）＝Ｙ’で
ある。開平の場合、Ｒ（０）＝Ｘ’である。Ｑ（ｊ）
は、小数点以下ｊ桁目までの部分開平値である。そし
て、部分剰余がｐ−ｑ加算回路を使って桁上げ伝播なし
で求められる。その部分剰余結果が２のｎ乗倍（ｎ桁シ
フト）されて、次の演算ステップｊ＋１で使われる部分
剰余値Ｒ（ｊ＋１）になる。数式３と数式４は、もし、
Ｘ’とＱ（ｊ）を同じと見なせれば、数式４の最後の項
を補正するだけで（補正は明らかに１桁だけだから容
易）、まったく同じ扱いができる。
表し、小数点以下ｊ桁目の商／開平数字ｑ（ｊ）を決定
する演算に係わるものであることを示す。Ｒ（ｊ）はｊ
ステップ目の部分剰余計算を行う前の部分剰余値であ
り、この値にもとづいて小数点以下ｊ桁目の商／開平数
字が決定される。特に、除算の場合、Ｒ（０）＝Ｙ’で
ある。開平の場合、Ｒ（０）＝Ｘ’である。Ｑ（ｊ）
は、小数点以下ｊ桁目までの部分開平値である。そし
て、部分剰余がｐ−ｑ加算回路を使って桁上げ伝播なし
で求められる。その部分剰余結果が２のｎ乗倍（ｎ桁シ
フト）されて、次の演算ステップｊ＋１で使われる部分
剰余値Ｒ（ｊ＋１）になる。数式３と数式４は、もし、
Ｘ’とＱ（ｊ）を同じと見なせれば、数式４の最後の項
を補正するだけで（補正は明らかに１桁だけだから容
易）、まったく同じ扱いができる。
【００１５】ところが、Ｘ’は固定値であるが、Ｑ
（ｊ）は部分開平値であるため非固定値である。この違
いはＸ’／Ｑ（ｊ）の倍数を発生するときに問題にな
る。Ｑ（ｊ）は符号付きの冗長数で逐次得られるため、
非冗長数Ｘ’と同等に扱うことができない。倍数発生回
路４０のしかけによって対処することもできるが、場合
によっては入力数ｐの値が増加し、ｐ’−ｑ加算回路に
変更する必要がある。もう一つの方法として、符号付き
数Ｑ（ｊ）を非冗長数に逐次変換する前述のオン・ザ・
フライ変換法がある。本発明では、まず、オン・ザ・フ
ライ変換回路６０を使うことを仮定して除算／開平回路
の構成を統一的に説明していく。
（ｊ）は部分開平値であるため非固定値である。この違
いはＸ’／Ｑ（ｊ）の倍数を発生するときに問題にな
る。Ｑ（ｊ）は符号付きの冗長数で逐次得られるため、
非冗長数Ｘ’と同等に扱うことができない。倍数発生回
路４０のしかけによって対処することもできるが、場合
によっては入力数ｐの値が増加し、ｐ’−ｑ加算回路に
変更する必要がある。もう一つの方法として、符号付き
数Ｑ（ｊ）を非冗長数に逐次変換する前述のオン・ザ・
フライ変換法がある。本発明では、まず、オン・ザ・フ
ライ変換回路６０を使うことを仮定して除算／開平回路
の構成を統一的に説明していく。
【００１６】桁上げ伝播のないｐ−ｑ加算回路には、２
つのタイプがある。１つが、次段へ桁上げ分を繰り越し
処理するために保存する桁上げ保存型である。もう一つ
が、符号付き数表現を用いる符号付き数型である。以
下、図３から図６において、桁上げ保存型および符号付
き数型について説明する。
つのタイプがある。１つが、次段へ桁上げ分を繰り越し
処理するために保存する桁上げ保存型である。もう一つ
が、符号付き数表現を用いる符号付き数型である。以
下、図３から図６において、桁上げ保存型および符号付
き数型について説明する。
【００１７】これら加算回路を説明する前に、回路を構
成するのに必要なパストランジスタを使ったＣＭＯＳ基
本回路を図２（ａ）に示す。文字ａの上の横棒はｎｏｔ
（ａ）を示す。また、図２（ａ）の回路を記号化して、
図２（ｂ）のように示すことにする。一般に、図２の回
路はセレクタを実現している。ｇ＝１のとき、入力ｂが
排他的にセレクトされ、ｇ＝０のとき、入力ａが排他的
にセレクトされるからである。また、入力ａ，ｂ，ｇを
適当に選ぶことによって、いくつかの基本論理が実現で
きる。例えば、ＡＮＤは、ｇ＝ａ、ＯＲは、ｇ＝ｂ、Ｅ
ＯＲは、ｂ＝ｎｏｔ（ａ），ｇ＝ｂと置くことによって
実現できる。図３から図６で示されるセレクタ回路、Ｅ
ＯＲ回路（ＥＯＲと記載）、ＡＮＤ回路（ＡＮＤと記
載）、ＯＲ回路（ＯＲと記載）は、上記説明した回路に
より構成されるものとして説明する。
成するのに必要なパストランジスタを使ったＣＭＯＳ基
本回路を図２（ａ）に示す。文字ａの上の横棒はｎｏｔ
（ａ）を示す。また、図２（ａ）の回路を記号化して、
図２（ｂ）のように示すことにする。一般に、図２の回
路はセレクタを実現している。ｇ＝１のとき、入力ｂが
排他的にセレクトされ、ｇ＝０のとき、入力ａが排他的
にセレクトされるからである。また、入力ａ，ｂ，ｇを
適当に選ぶことによって、いくつかの基本論理が実現で
きる。例えば、ＡＮＤは、ｇ＝ａ、ＯＲは、ｇ＝ｂ、Ｅ
ＯＲは、ｂ＝ｎｏｔ（ａ），ｇ＝ｂと置くことによって
実現できる。図３から図６で示されるセレクタ回路、Ｅ
ＯＲ回路（ＥＯＲと記載）、ＡＮＤ回路（ＡＮＤと記
載）、ＯＲ回路（ＯＲと記載）は、上記説明した回路に
より構成されるものとして説明する。
【００１８】今、基数２の場合の２つのタイプの加算回
路を用いた除算／開平回路を図３と図４に示す。図３が
桁上げ保存型、図４が符号付き数型の３−２加算回路で
ある。図４の場合、段数を少なくするための多重割り当
てと同一レベルでのキャリー入出力を行っているため、
実際は５入力４出力であるが、加算器の意味的役割で
は、３−２加算回路である。いずれも適当なスケーリン
グ変換によって部分剰余の上位２桁参照によって構成す
ることができる。次に、基数４の場合について、図５に
桁上げ保存型を、図６に符号付き数型を示す。いずれも
適当なスケーリング変換によって部分剰余の上位４桁参
照によって構成することができる。
路を用いた除算／開平回路を図３と図４に示す。図３が
桁上げ保存型、図４が符号付き数型の３−２加算回路で
ある。図４の場合、段数を少なくするための多重割り当
てと同一レベルでのキャリー入出力を行っているため、
実際は５入力４出力であるが、加算器の意味的役割で
は、３−２加算回路である。いずれも適当なスケーリン
グ変換によって部分剰余の上位２桁参照によって構成す
ることができる。次に、基数４の場合について、図５に
桁上げ保存型を、図６に符号付き数型を示す。いずれも
適当なスケーリング変換によって部分剰余の上位４桁参
照によって構成することができる。
【００１９】ここで、除算／開平回路において、できる
かぎりゲート段数を削減するために、商／開平数字を選
択する論理を、キャリー伝播が達成された状態から逆に
追跡する。回路のある段の一つ前の段では、回路ブロッ
クを２分した２つのブロック間でキャリーが伝播する。
これは、各々のブロックの符号信号が異なるときに生ず
る。もし、符号信号が異ならないならば３１、キャリー
伝播が生じないので、両ブロックの状態は変わらない。
符号信号が異なるならば３２、キャリー伝播が生じ、状
態が遷移する。この状態を選択する回路を構成する。こ
の方式により、目的の論理は、キャリー伝播が終了した
あとの論理をもとにして合成するよりも浅いゲートで実
現できる。
かぎりゲート段数を削減するために、商／開平数字を選
択する論理を、キャリー伝播が達成された状態から逆に
追跡する。回路のある段の一つ前の段では、回路ブロッ
クを２分した２つのブロック間でキャリーが伝播する。
これは、各々のブロックの符号信号が異なるときに生ず
る。もし、符号信号が異ならないならば３１、キャリー
伝播が生じないので、両ブロックの状態は変わらない。
符号信号が異なるならば３２、キャリー伝播が生じ、状
態が遷移する。この状態を選択する回路を構成する。こ
の方式により、目的の論理は、キャリー伝播が終了した
あとの論理をもとにして合成するよりも浅いゲートで実
現できる。
【００２０】開平の場合の逆スケーリング変換は、スケ
ーリング係数Ｍの逆開平数を開平数Ｑに掛けることによ
って求まる。そこで、これをｐ’−ｑ加算回路９０およ
びＭの逆開平数生成回路７０（スケーリング値Ｍは決ま
っているので後述の図７の回路により生成できる。）と
その倍数発生回路８０によって構成される逐次乗算器に
よって部分開平数Ｑ（ｊ）が決定されるたびに、部分剰
余計算回路３０による開平数字決定と並行して実行す
る。その部分積はオン・ザ・フライ変換回路１００によ
って通常の２進数に上位桁から逐次決定されていく。倍
数発生回路８０は倍数発生回路４０と同じ構成で容易に
実現できる。
ーリング係数Ｍの逆開平数を開平数Ｑに掛けることによ
って求まる。そこで、これをｐ’−ｑ加算回路９０およ
びＭの逆開平数生成回路７０（スケーリング値Ｍは決ま
っているので後述の図７の回路により生成できる。）と
その倍数発生回路８０によって構成される逐次乗算器に
よって部分開平数Ｑ（ｊ）が決定されるたびに、部分剰
余計算回路３０による開平数字決定と並行して実行す
る。その部分積はオン・ザ・フライ変換回路１００によ
って通常の２進数に上位桁から逐次決定されていく。倍
数発生回路８０は倍数発生回路４０と同じ構成で容易に
実現できる。
【００２１】図７に、基数２の場合のスケーリング変換
回路１５、２５の構成例を示す。除数／被開平数の値に
応じて、変換係数Ｍを選択するわけであるが、除数／被
開平数のある部分桁の値７５を参照するだけで実現でき
る。Ｘの３倍数が桁上げ先見付き加算器（ＣＬＡ７６）
によって計算される。また、逆スケーリング変換のため
のＭの逆開平数７０の生成も同様に容易に実現できる。
回路１５、２５の構成例を示す。除数／被開平数の値に
応じて、変換係数Ｍを選択するわけであるが、除数／被
開平数のある部分桁の値７５を参照するだけで実現でき
る。Ｘの３倍数が桁上げ先見付き加算器（ＣＬＡ７６）
によって計算される。また、逆スケーリング変換のため
のＭの逆開平数７０の生成も同様に容易に実現できる。
【００２２】
【発明の効果】本発明によれば、演算効率のよいスケー
リング変換を施した除算／開平回路が共通化できる。更
に、最後の逆スケーリング変換のための乗算について
は、開平数字が逐次得られることを利用して、そのあい
だに逐次乗算を実行する手段を有しており、これによ
り、逆スケーリング変換のための乗算は、本来の開平演
算と並列に実行され、オーバーヘッドを減らすことがで
き、従来よりも約２倍の演算効率向上を提供できるとい
う効果がある。
リング変換を施した除算／開平回路が共通化できる。更
に、最後の逆スケーリング変換のための乗算について
は、開平数字が逐次得られることを利用して、そのあい
だに逐次乗算を実行する手段を有しており、これによ
り、逆スケーリング変換のための乗算は、本来の開平演
算と並列に実行され、オーバーヘッドを減らすことがで
き、従来よりも約２倍の演算効率向上を提供できるとい
う効果がある。
【図１】本発明の除算／開平回路のブロック図である。
【図２】基本回路とそれを記号化した図である。
【図３】基数２の場合の桁上げ保存型除算／開平回路で
ある。
ある。
【図４】基数２の場合の符号付き数型除算／開平回路で
ある。
ある。
【図５】基数４の場合の桁上げ保存型除算／開平回路で
ある。
ある。
【図６】基数４の場合の符号付き数型除算／開平回路で
ある。
ある。
【図７】基数２の場合のスケーリング変換回路である。
１０・・・被除数／被開平数格納レジスタ
２０・・・除数格納レジスタ
１５，２５・・・スケーリング変換回路
３０・・・商／開平数字選択回路
４０，８０・・・倍数発生回路
５０・・・部分剰余計算回路（ｐ−ｑ加算回路）
６０，１００・・・オン・ザ・フライ変換回路
７０・・・Ｍの逆開平数生成回路
９０・・・逆スケーリング回路（ｐ’−ｑ加算回路）。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 7/52 320
G06F 7/552
Claims (4)
- 【請求項１】 被除数、被開平数、除数を適当な範囲にあ
らかじめスケーリングするスケーリング変換回路と、 ｎ桁ずつ商／開平数字を求める商／開平数字選択回路
と、第１倍数発生器と、部分剰余計算に桁上げ伝播のな
い部分剰余計算回路とを有する除算回路と、 第２倍数発生回路と、スケ−リングの逆開平数生成回路
と、逆スケーリング回路とを有する逆スケーリング変換
回路とを有し、 除算を行う場合において、前記スケーリング回路により
スケーリングされた被除数および除数から、前記商／開
平数字選択回路、前記第１倍数発生器、および前記部分
剰余計算回路を用いて除算を実行し、 開平を行う場合において、前記スケーリング回路により
スケーリングされた被開平数から、前記商／開平数字選
択回路、前記第１倍数発生器、および前記部分剰余計算
回路を用いて開平数字が逐一得られるたびに、前記得ら
れた開平数字を前記第２倍数発生回路、前記逆開平数生
成回路、および前記逆スケーリング回路により逆スケー
リングすることを特徴とする除算／開平回路。 - 【請求項２】前記部分剰余計算回路は、ｐ入力ｑ出力の
桁上げ伝播のない第１加算回路であり、前記第１加算回
路のｐマイナスｑ入力を除数／被開平数の倍数発生出力
のために割り当て、 前記逆スケーリング変換回路は、ｐ’入力ｑ出力の桁上
げ伝播のない第２加算回路であり、前記第２加算回路の
ｐ’マイナスｑ入力を逆スケーリング数の倍数発生出力
のために割り当てたことを特徴とする請求項１記載の除
算／開平回路。 - 【請求項３】前記商／開平数字選択回路の出力を通常の
２進数に逐次変換する（オン・ザ・フライ変換）回路を
設けたことを特徴とする請求項１又は２に記載の除算／
開平回路。 - 【請求項４】前記逆スケーリング変換回路の出力を通常
の２進数に逐次変換する（オン・ザ・フライ変換）回路
を設けたことを特徴とする請求項１から３の何れか一つ
に記載の除算／開平回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32419995A JP3514566B2 (ja) | 1995-12-13 | 1995-12-13 | 除算／開平回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32419995A JP3514566B2 (ja) | 1995-12-13 | 1995-12-13 | 除算／開平回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160758A JPH09160758A (ja) | 1997-06-20 |
| JP3514566B2 true JP3514566B2 (ja) | 2004-03-31 |
Family
ID=18163177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32419995A Expired - Fee Related JP3514566B2 (ja) | 1995-12-13 | 1995-12-13 | 除算／開平回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3514566B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20000378A (fi) | 2000-02-18 | 2001-08-18 | Nokia Networks Oy | Laskutoimitusten suorittaminen digitaalisessa signaalinkäsittelylaitteessa |
| JP4273071B2 (ja) | 2004-12-15 | 2009-06-03 | エヌイーシーコンピュータテクノ株式会社 | 除算・開平演算器 |
-
1995
- 1995-12-13 JP JP32419995A patent/JP3514566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09160758A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7313585B2 (en) | Multiplier circuit | |
| US11816448B2 (en) | Compressing like-magnitude partial products in multiply accumulation | |
| US20060129623A1 (en) | Division and square root arithmetic unit | |
| JP3345894B2 (ja) | 浮動小数点乗算器 | |
| Jain et al. | Binary division algorithm and high speed deconvolution algorithm (Based on Ancient Indian Vedic Mathematics) | |
| US10216481B2 (en) | Digit recurrence division with scaling and digit selection using intermediate value | |
| JP3514566B2 (ja) | 除算／開平回路 | |
| US20040083255A1 (en) | Apparatus and method for performing operations implemented by iterative execution of a recurrence equation | |
| JP3660075B2 (ja) | 除算装置 | |
| Parashar et al. | Fast combinational architecture for a vedic divider | |
| US11281428B2 (en) | Conversion circuitry | |
| WO2023043467A1 (en) | A method and architecture for performing modular addition and multiplication sequences | |
| Chandu et al. | Design and implementation of high efficiency square root circuit using Vedic mathematics | |
| RU2559771C2 (ru) | Устройство для основного деления модулярных чисел | |
| WO2022115108A1 (en) | An architecture for small and efficient modular multiplication using carry-save adders | |
| Shawl et al. | Implementation of Area and Power efficient components of a MAC unit for DSP Processors | |
| US5954791A (en) | Multipliers with a shorter run time | |
| JP2790327B2 (ja) | 剰余乗算回路および剰余乗算方法 | |
| RU2797164C1 (ru) | Конвейерный умножитель по модулю | |
| JP2518532B2 (ja) | 減算シフト型除算器 | |
| Chang et al. | Fixed-point computing element design for transcendental functions and primary operations in speech processing | |
| Sinha et al. | SERIES Folding-A CLEVER TECHNIQUE FOR INFINITE Technique Infinite SERIES EVALUATION | |
| JP3201097B2 (ja) | 乗算器における乗算処方方法 | |
| Kumar et al. | Implementation and Performance Analysis of Reconfigurable Montgomery Modular Multiplier | |
| JP2000010763A (ja) | 除算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |