SU957207A1

SU957207A1 - Устройство дл вычислени функций @

Info

Publication number: SU957207A1
Application number: SU803213978A
Authority: SU
Inventors: Александр Васильевич Шанин; Геннадий Петрович Митин
Original assignee: Предприятие П/Я Г-4273
Priority date: 1980-12-04
Filing date: 1980-12-04
Publication date: 1982-09-07

Description

Изобретение относится к вычислительной технике.

Известно синхронное устройство для вычисления функций вида А^КуА^+А^; ?

Т X 3 _sсодержащее блок памяти, блок сравнения, блок управления, сумматор-вычитатель, регистры и счетчики. [1],

Однако данное устройство обладает невысоким быстродействием, сложно по структуре и имеет систематическую погрешность.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее сумматоры, узлы сдви- 15 га и коммутаторы, выход первого коммутатора соединен с одним входом второго сумматора, выход первого узла сдвига соединен с одним входом первого сумматора. 20

Известное устройство решает систему итерационных уравнений в виде много тактного вычислительного процесса, при чем полное время вычислений определяется выражением ^{Т= П}^П⁺ Ч )>

где η - количество итераций;

- время суммирования в пределах одной итерации;

Ьр - время, необходимое для переключения элементов памяти устройства.

В устройстве скомпенсирована систематическая погрешность за счет совмещения операции умножения на коэффициент 1/К с процессом вычисления [2].

Недостатком известного устройства при вычислении функции вида А ⁺ А является сложность схемы и ограниченное быстродействие.

Цель изобретения - упрощение и повышение быстродействия устройства.

Поставленная цель достигаетсятем, что известное устройство, содержащее два коммутатора, два сдвигателя и два з £57207 сумматора, причем выход первого сдвигателя соединен с первым входом первого сумматора, выход первого коммутатора соединен с первым входом второго сумматора, содержит схему сравнения, первый вход которой соединен с входом первого аргумента устройства' и первой группой информационных входов коммутаторов, вторая группа информационных · входов которых соединена с выходом второго аргумента устройства и вторым входом схемы сравнения первый и второй выходы которой соединены с управляющими входами соответствующих коммутаторов, выход второго коммутатора соединен с входами сдвигателей, выход второго сдвигателя соединен с вторым входом первого сумматора, выход которого подключен к второму входу второго сумматора, выход которого соединен с выходом устройства. _

На чертеже представлена блок-схема устройства.

Схема содержит' входы 1 и 2 первого к второго аргументов устройства, схему 3 сравнения, коммутаторы 4 и 5, сдвигатели 6 и 7, сумматоры 8 и 9, выход 10 устройства.

Устройство работает следующим образом.

Исходные числа поступают на входы и 2, схема 3 сравнения сравнивает величины чисел между собой и если число на входе 1 больше числа на входе 2, то единичный уровень напряжения появляется на первом выходе схемы 3 сравнения. Этот потенциал разрешает прохождение числа, присутствующего на входе 1. на выход коммутатора. 4, на выходе коммутатора 5 в этом случае появляется второе исходное число. Если же число на входе 1 меньше или равно на входе 2, то единичный потенциал появляется на втором выходе схемы 3 сравнения, он разрешает прохождение числа, присутствующего на входе 1, на выход коммутатора 5, на выход коммутатора 4 в этом случае проходит число с входа 2. Таким образом, на выходе коммутатора 4 всегда появляется большее из двух исходных чисел, на выходе коммутатора 5 - меньшее.

С выхода коммутатора 5 число поступает через сдвигатели 6 и 7 на сумматор 8. Величина сдвига выбирается исходя из заданной точности и отношения исходных чисел. Например, при заданном диапазоне отношения минимального числа к максимальному в пределах от О до 0,4 и точности вычисления 1,35% сдвигатель должен сдвигать число на 3 разряда в сторону младших разрядов, а рдвигатель 7 — на пять разрядов, что аналогично делению исходного числа на 2 ³и 2¹ соответственно. На выходе сумматора 8 получается меньшее из двух чисел, умноженное на величину 0,1562 == = 2“ + 2'5 . Сумматор 9 суммирует числа с выходов коммутатора 4 и сумма· тора 8. Таким образом на выходе 10 устройства будет результат вычислений, равный сумме большего из исходных чисел и меньшего, умноженного на некоторый коэффициент.

Предлагаемое устройство позволяет значительно повысить быстродействие вычисления функции вида £ _: исключить из процесса вычисления синхронизацию при сокращении объема оборудования и упрощении структуры, так как используются только сумматоры для сложения двух чисел в отличие от сумматоров для сложения четырех чисел в прототипе, а сдвигатели могут быть реализованы монтажной схемой.

Claims

сумматора, хфичем выход первого сдвиготел соединен с первым входом первого сумматора, выход первого коммутатора соединен с первым входом второго сум матера, содерл 1гг схему сравнени , первый вход которой соединен с входом первого аргумента устройства н первой группой информационных входов коммутаторов , Втора группа информационных входов котсрых соединена с выходом второго аргумента устройства и вторым вхоДОМ схемы сравнени первый и аькоды которой соединены с управл ющими входами соответствующих коммутаторов , выход второго коммутатора сое динен с входами сдв гателей, выход второго сдвнгател соединен с вторым входом первого сумматора, выход которого подключен к второму входу второго сумматора, выход которого соединен с выходом устройства. На чертеже представлена блок-схема устройства. Схема содержит входы 1 н 2 первого к второго аргументов устройства, схему 3 сравнени , коммутаторы 4 и 5, сдв);1аг-ателн о и 7, сумматоры 8 и 9, Выход 1О устройства. Устройство работает следующим образом , Исходные Числа поступаю на входы 1 н 2, схема 3 сравнени сравг-швает эличинь чисел между собой если -iKCJiO на входе 1 больше числа на входе 2, то единичный уровень напр жени по вл етс на первом выходе схемы 3 сравнени . Этот потенциал разрешает пр хождение числа, присутствующего на вхо де 1. на выход коммутатора, 4, на выхо коммутатора 5 В этом случае по вл етс рторое исходное число. Если же число на входе 1 меыьше или равно на входе то единичный потенциал по вл ет-с на втором выходе схемы 3 сравнени , он раз решает грохожденке числа, присутствукэщ го ш входе, на выход коммутатора 5, на Выход коммутатора 4 в этом случае про ход1гг число с входа
2. Таким образом, на выходе коммз.татора 4 всегда по вл e-TCii большее из двух исходных чисел, на выходе коммутатора 5 - меньшее, С выхода коммутатора 5 число поступае через сдвнгателк 6 к 7 на сумматор 8, Величина сдвига выбираетс исход на заданной точности и отноше1ш исходных чисел, Нащзимер, при заданном днапаво не отношени ии1шмального числа к мак симальному в пределах от О до 0,4 и точности вычислени 1,35% сдвигатель 6 должен сдвигать число на 3 разр да в сторону младших разр дов, а одвигатель 7 - на п ть разр дов, что аналогично делению исходного числа на 2 и 2 соответственно. На выходе сумматора 8 получаетс меньшее из двух чисел , умноженное на величину 0,1562 2 +2 . Сумматор 9 суммирует числа с выходов коммутатора 4 и сумматс а 8, Таким образом на выходе 10 устройства будет результат вычислений, равный сумме большего из исходных чиел и меньшего, умноженного на некоторый коэффициент. Предлагаемое устройство позвол ет значительно повысить быстродействие вычислени функции вида Vx у исключить из процесса вычислени синхронизацию при сокращении объема оборудовани и упрощении структуры, так как используютс только сумматоры дл сложени двух чисел в отличие от сумматоров дл сложени четырех чисел в прототипе , а сдвигатели могут быть реализованы монтажной схемой. Формула изобретени Устройство дл вычислени функции ) содержащее два коммутато- f pa, два сдвигател и два сумматора, причем выход первого сдвигател соединен с первым входом первого сумматора, выход первого коммутатора соедк11ен с первым входом второго сумматора, отличающеес тем, что, с целью упрощени устройства, оно содержит схему сравнени , первый вход которой соединен с входом первого аргумента устройства и первой группой информационных входов коммутаторов, втора группа информационных входов которых соединена с входом второго аргумента устройства н вт рым входом схемы сравнени , первый и второй выходы которой соединены с управл ющими входами соответствующих коммутаторов, выход второго коммутатора соединен с входами сдвигателей, выход второго сдвигател соединен с вторым входом первого сумматора, выход которсго подключен к второму входу второго сумматора, выход которого соединен с выходом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Ni 546890, кл. G Об F 15/34, 1977. 2,Ав -орское свидетельство СССР № 57.9717, кл, Q 06 F 15/34, 1976. (прототип).