- Изобретение относитс к измерительнсй технике и может быть использовано в системах обработки в реальном юмени , где требуетс определ ть рассто ни по заданным координатам на плоскости иди в пространстве, либо амплитуды комплексных сигналов, например в цифровых спектроанализаторах. Известны устрсйства, обеспечивающие определение величины корн KBai aTHCUo из суммы Двух величин, как универсальные ЭВМ, так и специализиро ванные устройства Ц . Однако известные устройства либо сложны, либо имеют недостаточное быстродействие (вследствие мнс готактовости вычислени ) или малую точность. Наиболее близким к предлагаемому вл етс устройство, содержащее первый и второй элементы выделени модул , входы которых соединены со входами устрЫ1ства, коммутатор, подсоединенный первым управл ющим входом к выходу первой схемы сравнени и первый сумматор 27. Недостатком известного устрсЛства вл етс низка точность определени G . Так; есгги при I ll О или kil о погрешность определени У -t-Q равна нулю, то при 111 2|О|или i QI 2 она составл ем около 12%. Цель изобретени - повышение точности определени Т/1 + Q. Поставленна цель достигаетс тем, что в устр«Лство дл вычислени корн квадратного из суммы кваЩ)атов, содержащее первый и второй элементы выделени модул , входы которых соеданены со входами устройства, коммутатор, по соединенный управп оошим входом к выходу первой схемы сравнени и первый сумматор, введены сумматоры, третий элемеит выделени модул , вычига|Тели , втора схема с ашсёни и блок умножени на коэффициент, причем вхооы второго сумматора к первого вычигател подключены к выходам первого и вго рого элементов вьщелени модул , вход третьего элемента вьшелени модул соединен с выходом первого вычитател , выход второго сумматора подключен к первым входам второго вычитaтeлЯi третьего и четвертого сумматоров и второй схемы сравнени , вторые входы котсрых соединены с выходом третьего элемента выделени модул , выход четвертого сум- матора подключен ко входу блока умножени на коэффициент, выход третьего сумматора соединен с первыми входами первого сумматора и третьего вычитател , вторые входы которых подключены соответственно к выходу вычитател , соединенного с первым входом п того сумматора и выходом п того сумматора, второй вход которого подключен к выходу первого сумматора, выход второго вычитател .соединен с первым входом первой схемы сравнени , второй вход которой соединен с выходом третьего сумматора, вькод второй схемы сравнени соединен со вторым управл ющим входом коммутатора , первый, второй и третий информационные входы коммутатора подключены соответственно к выходам третьего вычита- гел , первого сумматора и блока умножени на коэффициент, а также тем, что блок умножени на коэффициент выполнен из двух последовательно соединенных сум маторов, входы описало из которых соединены между собой со сдвигом на два разр да , а другого - на три раэр да. На фиг. 1 приведена блок-схема устройства дл вычислени корн квадратного из суммы квадратов; на фиг. 2 - расчетный график зависимости отношени величины , получаемой на выходе устройства к определ емой величине f 1 О от величины lll/lQl. Устройство содержит два подсоединенных к входным шинам элемента вьшелени модул 1 и 2, выполненных на логических элементах исключающее ИЛИ (звездочксй здесь отмечены шины знакового разр да), сумматор 3 и вычитатель 4, подсоединенные к выходам элементов выделени модул 1 и 2, элемент вьшелени модул 5, подсоединенный к выходу вычи тател 4, вычитатель 6 и сумматс ы 7 8, подсоединенные к выходам сумматсра 3 и элемента вьшелени модул 5, блок умножени на коэффициент, выполненный в виде последовательно соединенных сум маторов 9 и 1О, подсоединенный к выходу сумматора 8, сумматор 11, подсоединенный к выходам сумматора 12 и вы читател 6, вычйГгатель 13,, коммутатор 6 44 14 и схемы сравнени 15 и 16. Шины игналов, подаваемых на первые входы сумматоров 8. - 12; вычитател 13, коммутатора 14 и схем сравнени 15 и 16 скоммутированы со сдвигом, обеспечивающим умножение этих сигналов на коэффиие нты , 2- 2, 2, 2, 2. 2 , 2 . 2 соответственно, выходы элементов. 6 и 7 скоммутированы со сдвигом на один разр д. Устройство работает следующим образом ., Входные сигналы I и Q. подаютс на входы элементов вьшелени модул 1 и 2, с выхода которьсх поступают на сумматор 3 и последовательно соединенные вы - читатель 4 и элементы вьшелени модул 5. Полученные в результате суммы llV+lQt к модуль разности И II- О поступают на входы вычитател 6, где образуют величину (lH , tOV), сумматора 7, где образуют величину maix(l зЬ(С1|)и системы из последовательно соединенных сумматоров 8 - 1О, r/ie образуют величину с полпроцентной погрешностью равную 5/4тах (|Ц,|аи-3/4т111(1И,С103- V , , котора поступает на третий вход коммутатора 14. На второй и первый входы коммутатора 14 поступают сигналы с выходов сумматора 12 и вычитател 13, равные соответственно , laO+te minOii.naO М fS/lumaxOlbiaO 3/8 min(ll|, Ш)Коммутатор 14 управл етс сигналами с выходов схем сравнени 15 и 16. При условии 5/4 mih(lH,lGH)3/4ma)((lT|,IQl), провер иу ом схемой сравнени 15, ком- котируетс первый вход ко мутатора. При успшии 1/4ма( Г ),Q)mit( ). провер емой схемой сравнени 16,коммутируетс второй вход коммутатора. При нарушении обоих названных условий коммутируетс третий вход коммутатора. В результате на выходе коммутатора име®M Hlii2iL Bkrt близкой по величине Vi -f цг Как следует из Фиг. 2, погрешность определен помощью за вл емого устройства не превышает 0,8%, что в 15 раз меньше погрешности известного устройства. Формула изобретени 1. Устройство дл вычислени корн квадратного из суммы квадратов, содержащее первый и второй элементы вьшелени модул , входы которых соешнены со входами устройства, коммутатор, поо соединенный первым управл ющим входом к выходу первой схемы сравнени , и пер.« вый сумматор, отличающеес тем, что, с целью повышени точности, в него введены сумматоры, третий элемент выделени модул , вычитателн, втора схема сравнени и блок умножени на коэффициент, причем вхо/хы второго сумматора и первснго вычитател подключены к выходам первого и второго элементов вьшелени модул , вход третьего элемента вьшелени модул Соединен с выходом первого вычитател , выход второго сумматора подключен к первым входам второго вычитател , третьего и четвертото сумматоров и второй схемы сравнени , вторые входы которых соединены с выходом третьего элемента выделени модул , выход четвертого сумматора подключен ко входу блока умножени на коэффициент, выход третьего сумматора соединен первыми входами первого сумматора и третьего вьиитател , вторые входы которых подключены соответственно к выходу второго вычитател .
соединенного с первым входом п того сумматора и выходом п того сумматора, второй вход которого подключен к выходу .первогоcyMM tdpa, выход вторсго вычи- тател соединен с первым входом nepecrit схемы сравнени , второй вход ко/тарой соединен с выходом третьего сумматора, выход второй схемы сравнени соединен со вторым управл ющим входом коммутатора , первый, второй и третий информационные входы коммутатора аодкшочены соответственно к выходам третьего вычитател , первого сумматора и блока умножени на коэффициент.