SU1305671A1 - Устройство дл вычислени функции @ - Google Patents
Устройство дл вычислени функции @ Download PDFInfo
- Publication number
- SU1305671A1 SU1305671A1 SU854005481A SU4005481A SU1305671A1 SU 1305671 A1 SU1305671 A1 SU 1305671A1 SU 854005481 A SU854005481 A SU 854005481A SU 4005481 A SU4005481 A SU 4005481A SU 1305671 A1 SU1305671 A1 SU 1305671A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- input
- outputs
- registers
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вь мислительной технике и может быть использовано в специализированных вычислител х автономно или в качестве функционального расширител в составе больших ЭВМ. Целью изобретени вл етс повьшение быстродействи за счет вычислени таблично-алгоритмическим методом. Устройство содержит вход 1 первого аргумента, вход 2 второго аргумента , первый регистр 3, второй регистр 4, тактовый вход 5, шифратор 6, первый сдвигатель 7, второй сдвига- тель 8, первьй вычитатель 9, первый логарифмический преобразователь 10, второй логарифмический преобразователь 11, второй вьиитатель 12, блок пам ти 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, выход 15 результата, контрольный выход 16, 1 ил. i (Л оо о 01 05
Description
1 13
Изобретение относитс к вычислительной технике и может быть использовано в специализированных вычислител х .
Цель изобретени - повышение быст родействи за счет вычислени таблично-алгоритмическим методом.
На чертеже представлена функциональна схема устройства.
Устройство содержит вход 1 первог аргумента, вход 2 второго аргумента, первый регистр 3, второй регистр 4, тактовьй вход 5, шифратор 6, первый сдвигатель 7, второй сдвигатель 8, первый вьиитатель 9, первый логарифмический преобразователь 10, второй логарифмический преобразователь 11, второй вычитатель 12, блок 13 пам ти элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, выход 15 результата и контрольный выход 16.
Увеличение быстродействи вычислени функций может быть получено при переходе от итерационных методов вычислени к таблично-алгоритмическим при узкой специализации вычислительного процесса.
Вычисление функции z arccos у/х :производ т В следующем пор дке.
Одним из известных алгоритмов вы
числ ют значение V -, затем, подав
Л.
значение V на адресный вход блока пам ти , на выходе получают значение функции Z arccos V.
При малых значени х выходных уг- лов, что соответствует значени м V близким к единице, из-за высокой чувствительности функции z arccos в этой области устройство обладает значительной инструментальной погреш ностью, дл снижени котсфой необходимо увеличивать входную разр дную сетку блока памйти.
Бходные числа и у, поступающие по входам 1 и 2, занос тс соответственно в первый 3 и второй 4 регистры
Искусственным алгоритмическим спо-г
-, -,- 44 по сигналам тактового входа 5 устройсобом можно обеспечить требуемую точ- з«
ность вычислени без увеличени затства . Число с выхода первого регистра
3поступает на вход первого 7 сдвигате- л , а число V с выхода второго регистра
рат аппаратуры.
Представл ют значение
V у/х в виде
V у/х 1 ...+ Ь2
0,1,2,...;
,-п--1
где n
О i i 2 Выражение (2) переписьшают
2 - 1
„.„ +е
(3)
5
огда
5
0
25
После преобразований получают n-log(1-e-2 )log2X-log,,(x-y). (4) Так как t, ,то
loRjd )(J -1; 0. Обозначают
m - 2 ),
n +m logjX - log5,(x - y), (5)
где n 0,1,2,...;
Ojfm .1.
Таким образом, у числа n +m n - его цела часть, a m - дробна .
Если m однозначно зависит от , права часть выражени (5) насет полную информацию о числе V.
Подава на адресный вход блока ПЗУ не число V, а результат вычислени выражени (5), можно сократить входную разр дную сетку блока пам ти, так как при этом не требуетс подавать значительное количество
11 и
1, а информацию
30
о количестве 1 снимать с целой части результата вычислени выражени (5). Работа устройства описываетс следующими математическими соотношени ми: i
I xl - I у(;
ом,
«I Iog2 ;
W - h;. (6)
z arccos (1 -2), если xy:j.O; z 180-arcos( ), еслиxy 0. Устройство работает следующим обазом ,
Бходные числа и у, поступающие по входам 1 и 2, занос тс соответственно в первый 3 и второй 4 регистры
г
«
ства. Число с выхода первого регистра
3поступает на вход первого 7 сдвигате- л , а число V с выхода второго регистра
4- на вход второго сдвигател 8. Старшие разр ды числа х поступают на вход шифратора 6, на выходе которого образуетс двоичный параллельный код номера старшего значащего разр да числа , управл ющий работой сдвигателей 7 и 8.
Количество 1 старших разр дов чиса X, поступающих на вход приоритетного шифратора, выбираетс из соотноени ,
1 п - k + 1, (7)
31305671
n - разр дность числа;
k - минимальное количество значащих разр дов числа у, необходимых дл достижени заданной
точности.
Если количество значащих разр дов числа X меньше k, т.е. если на вход шифратора 6 поступают все О, на выходе шифратора 6 по вл етс сигнал, поступающий на контрольный выход 16 устройства, сигнализирующий о том, что вычисление функции г arccos у/х производитс с точностью меньше заданной .
В сдвигател х 7 и 8 сдвиг осущест вл етс так, чтобы на выходе старша значаща цифра числа находилась в старшем разр де (за исключением случа , когда Е или более старшие разр ды числа х вл ютс нул ми, при этом сдвиг производитс на t разр дов влево).
С выхода первого сдвигател 7 число X разр дностью k поступает на вхвд первого логарифмического преобразова- тел 10 и на вход первого вычитател 9, на другой вход которого поступает число у разр дностью k с выхода второго сдвигател 8. С выхода первого вычитател 9 число .х - у поступает на вход второго логарифмического преобразовател 11. Первьй 10 и второй 11 логарифмические преобразователи реализ5тат соответственно функциональные зависимости log х и ; q log 2 л) . Числа и fj поступают . на входы второго вычитател 12, с выхода которого число W f} поступает на вход младших разр дов адреса блока 13 пам ти. Знаковые разр ды чисел у и поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ШШ 14, с выхода которого сигнал поступает на вход старшего разр да адреса блока 13 пам ти .
Если на вход старшего разр да ад-. реса блока 13 пам ти поступает сигнал Лог. О, последний реализует следующую функциональную зависимость
Z arccos (1 -2 ), град.
Если на вход старшего разр да адреса блока 13 пам ти поступает сигнал
ВНИИПИ Заказ 1452/46 . . Тираж 673 Подписное . Производств.-полиграф, пред-е, г. Ужгород, ул. Проектна , 4
Лог.1, последний реализует функциональную зависимость
Z 180-arccos (1 - ), Град.
10
15 0
5
30
5
0
5
0
Claims (1)
- Формула изобретени Устройство дл вычислени функции Z arccos у/х, содержащее два регистра , два сдвигател , два вычитател , причем выходы первого и второго регистров соединены с информационными входами первого и второго сдвигате- лей, отлич ающеес тем, что, с целью повышени быстродействи за вычислени таблично-алгоритмическим методом, в него дополнительно введены шифратор, два логарифмических преобразовател , блок пам ти и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы первого и второго аргументов устройства соединены с информационными входами первого и второго регистров соответственно, синхронизирующие входы которых соединены с тактовым входом устройства, выходы старших разр дов первого регистра соединены с входом шифратора, выходы номера старшего значащего разр да аргумента которого соединены с управл ющими входами первого и второго сдви- гателей, выходы первого и второго сдвигателей соединены с входами соответственно уменьшаемого и вычитаемого первого вычитател , выходы первого сдвигател и первого вычитател соединены с входами аргументов соответственно первого и второго логарифмических преобразователей, выходы первого и второго логарифмических преобразователей соединены соответственно с входами уменьшаемого и вычитаемого второго вычитател , выход которого соединен с входами младших разр дов адреса блока пам ти, вход старшего разр да адреса которого соединен с выходом элемента ИСКЛЮЧАЩЕЕ ИЛИ, первый и второй входы которого соединены с выходами знаковых разр дов соответственно первого и второго регистров, выход блока пам ти соединен с выходом результата устройства, контрольный выход устройства соединен с выходом признака контрол точности вычислений шифратора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854005481A SU1305671A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство дл вычислени функции @ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854005481A SU1305671A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство дл вычислени функции @ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305671A1 true SU1305671A1 (ru) | 1987-04-23 |
Family
ID=21215618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU854005481A SU1305671A1 (ru) | 1985-12-10 | 1985-12-10 | Устройство дл вычислени функции @ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305671A1 (ru) |
-
1985
- 1985-12-10 SU SU854005481A patent/SU1305671A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 703828, кл. G 06 F 7/544, 1975. Байков В.Д., Смолов В.Б. Аппаратурна реализаци .элементарных функций в УВМ.- Л.: ЛГУ, 1975, с.71, рис.Зй. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | The focus number system | |
JPS5922165A (ja) | アドレス制御回路 | |
SU1305671A1 (ru) | Устройство дл вычислени функции @ | |
JPH0690668B2 (ja) | ファジイ演算装置 | |
JPH0346024A (ja) | 浮動小数点演算器 | |
EP0166999A2 (en) | Time saving method for computing square roots on a computer having a "one bit at a time" division instruction | |
SU746544A1 (ru) | Устройство дл вычислени функции у=х | |
SU1262489A1 (ru) | Устройство дл вычислени логарифма | |
SU404082A1 (ru) | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у | |
SU881741A1 (ru) | Цифровой логарифмический преобразователь | |
SU1251103A1 (ru) | Функциональный преобразователь | |
SU922760A2 (ru) | Цифровой функциональный преобразователь | |
SU1238065A1 (ru) | Устройство дл извлечени квадратного корн из суммы квадратов двух чисел | |
SU1501052A1 (ru) | Устройство дл вычислени функции Х= @ А @ +В @ | |
SU1361546A1 (ru) | Вычислительное устройство | |
SU570047A1 (ru) | Устройство дл воспроизведени функций | |
SU526891A1 (ru) | Арифметическое устройство | |
SU651317A1 (ru) | Цифровой интерпол тор | |
SU1064280A1 (ru) | Синусно-косинусный преобразователь | |
SU1608656A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1285464A1 (ru) | Устройство дл делени | |
SU1160429A1 (ru) | Устройство дл вычислени элементарных функций | |
SU1522197A1 (ru) | Устройство дл вычислени косинуса числа | |
SU714356A1 (ru) | Круговой интерпол тор | |
SU1051556A1 (ru) | Устройство дл сокращени избыточности информации |