SU404082A1 - УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у - Google Patents
УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + уInfo
- Publication number
- SU404082A1 SU404082A1 SU1672643A SU1672643A SU404082A1 SU 404082 A1 SU404082 A1 SU 404082A1 SU 1672643 A SU1672643 A SU 1672643A SU 1672643 A SU1672643 A SU 1672643A SU 404082 A1 SU404082 A1 SU 404082A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- inputs
- outputs
- circuit
- circuits
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и цифровых вычислительных машин.
Известны устройства дл вычислени функции вида
z K + У,
содержащие два регистра, св занные входами с шинами переменных, а выходами через две группы схем «И, другие входы которых св заны с выходами двух схем задержки, со входами третьего .регистра, причем вход первой схемы задержки св зан с первой шиной приращений , а вход второй схемы задержки через третью схему «И, другой вход которой подключен к выходу третьего регистра, - со второй шиной приращений, схему сравнени , логические схемы..
Недостатками в известных устройствах вл етс отсутствие контрол результатов вычислений и, следовательно, недостаточна надежность работы, а также наличие многоразр дного сумматора, в котором хранитс величина (), или наличие выходного регистра .
Предлагаемое устройство, с целью упрощени и повышени надежности его работы, содержит четвертый регистр, выходы первого и
второго регистров св заны со входами схемы сравнени , выход которой св зан со входами четвертой грунны схем «И, другими входами св занных с выходами второго регистра, а выходами- с выходными шинами устройства; другие выходы обеих схем задержки св заны со входами третьего регистра; входы четвертого регистра св заны с двум шинами переменных , первой шиной приращений и выходом третьей схемы «И.
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит регистры 1 и 2, выходы которых через схемы «И 3 и 4 св заны со входами регистра 5. Два других входа регистра 5 св заны с выходами схем 6 и 7 задержки , а другие входы схем «И 3 и 4 - с другими выходами схем 6 и 7 задержки соответственно . Другие выходы регистров 1 и 2 через схему 8 совнадени св заны с одним из входов схемы «И 9, другие входы которой нодключены к выходам регистра 2, а выходы- к выходным шинам 10. Шины 11 и 12
неременных А и У св заны со входами регистров 1, 2 и регистра 13. Шина 14 приращений &.Х подключена ко входам регистров 1 и 13 и схемы 6 задержки. Шина 15 приращений ДУ через схему «И 6, другим выходом
св занную с выходом регистра 5, подключена ко входам регистров 2, 13 и схемы 7 задержки . Вычисление функции
Z - /С 1/А -f Г ,
осуществл етс устройством в соответствии со следующим алгоритмом. Так как
Z УХ + У . Y(XJ +().(1)
где
.(2)
,(3)
то очевидно (2ЛГ+ Л) Д (27 - Д У) Д У, причем, если X Y, то
Z и У- Д;Г+АУ, (4)
Таким образом, нри заданных значени х X и У величины Z могут быть определены следующим образом:
1.сравнить величины X vi Y; если , то
если Х У, то
Z /С |/Ж+Т ,
2.определить ySfi из выражени (2) Х
(2) при
3.из выражени (4) определить А У;
4.из выражени (3) определить
5.сравнить Jl и Уь , то, Z: :y2Xi если yl, то, пользу сь вышеуказанным алгоритмом, найти Х и У2, и т. д.
Устройство работает следующим образом.
По шинам 11 и 12 величины J и У занос тс в регистры 1 и 2. Затем по шине 14 в регистр 1 на суммируюище входы нодаютс сигналы приращений Д.Х , и в регистре 1 накапливаетс величина (. В регистр 2 с шины 15 приращений ДУ через схему «И на вычитающий вход поступают сигналы ДУ, и в нем формируетс код числа У-ДУ. В регистр 5 поступают сигналы приращений ДХ через схему 7 задержки, код числа X из регистра 1 через схему «И 3 со сдвигом на один разр д влево, сигналы приращений ДУ через схему «И 16 и схему 7 задержки и с регистра 2 через схемы «И 4 обратный код числа У со сдвигом на один разр д влево.
В регистре 5 таким образом образуетс код числа.
() (2У - ДУ) ДУ
При этом через схему «И 16 проходит на один сигнал ДХ такое количество сигналов ДУ, при котором в регистре 5 код этой величины становитс равным нулю. Сигнал с выхода регистра 5 закрывает схему «И 16, а в регистр I снова ностунает сигнал ДА , и т. д., до тех нор, пока числа, записанные в регистрах 1 и 2, не равными. В момент их равенства коды на обоих регистрах станов тс равными искомой величине Z и выдаютс через схемы «И 9 на выходные шины 10.
Дл контрол результата вычислений устройство содержит регистр 13, на который поступают пр мой код числа X и обратный код числа У. В регистре 13 хранитс код числа /Y-У.
Кроме того, в регистр 13 на входы вычитани поступают сигналы Д и ДУ. В момент срабатывани схемы сравнени 8 регистр 13 должен находитьс в нулевом состо нии.
Предмет изобретени Устройство дл вычислени функции вида
Z д- Ух + У ,
содержащее два регистра, св занные входами с шинами переменных, а выходами через две грунны схем «И, другие входы которых св заны с выходами двух схем задержки, со входами третьего регистра, причем вход первой схемы задержки св зан с первой щиной приращени , а вход второй схемы задержки через третью схему «И, другой вход которой подключен к выходу третьего регистра, - со второй шиной приращений, схему сравнени , логические схемы, отличающеес тем, что, с целью упрощени устройства и новышени надежности его работы, оно содержит четвертый регистр, выходы нервого и второго регистров св заны со входами схемы сравнени , выход которой св зан со входами четвертой группы схем «И, другими входами св занных с выходами второго регистра, а выходами - с выходными щинами устройства; другие выходы схем задержки св заны со входами третьего регистра; входы четвертого регистра св заны с двум шинами переменных, нервой шиной приращений и с выходами третьей схемы «И.
-Г
п-Чз: Г
13
1В
«т
лу
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1672643A SU404082A1 (ru) | 1971-06-16 | 1971-06-16 | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1672643A SU404082A1 (ru) | 1971-06-16 | 1971-06-16 | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у |
Publications (1)
Publication Number | Publication Date |
---|---|
SU404082A1 true SU404082A1 (ru) | 1973-10-26 |
Family
ID=20480090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1672643A SU404082A1 (ru) | 1971-06-16 | 1971-06-16 | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU404082A1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5229713A (en) * | 1991-04-25 | 1993-07-20 | General Electric Company | Method for determining electrical energy consumption |
RU2625530C1 (ru) * | 2016-05-17 | 2017-07-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Устройство для вычисления функции вида z=√x2 + y2 |
-
1971
- 1971-06-16 SU SU1672643A patent/SU404082A1/ru active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5229713A (en) * | 1991-04-25 | 1993-07-20 | General Electric Company | Method for determining electrical energy consumption |
RU2625530C1 (ru) * | 2016-05-17 | 2017-07-14 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Устройство для вычисления функции вида z=√x2 + y2 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2851219A (en) | Serial adder | |
SU404082A1 (ru) | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у | |
SU392494A1 (ru) | I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA | |
US3311909A (en) | Signal redundancy utilizing slope limiting lines | |
US3898625A (en) | Analogue recursive process control system | |
US3336468A (en) | Hamming magnitude determinator using binary threshold logic elements | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU364965A1 (ru) | ОДНОТАКТНЫЙ СДВИГАТЕЛЬtSvJfcUUfUciltAifl | |
SU798902A1 (ru) | Интегро-дифференциальный вычис-лиТЕль | |
SU1108441A1 (ru) | Цифровой функциональный преобразователь | |
SU855658A1 (ru) | Цифровое устройство дл вычислени функций | |
SU1251103A1 (ru) | Функциональный преобразователь | |
SU404077A1 (ru) | Преобразователь правильной двоично-десятичной дроби в двоичную дробь | |
SU424142A1 (ru) | Устройство сравнения двух чисел в цифровом коде | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU1465882A1 (ru) | Устройство дл вычислени обратной величины | |
SU834889A1 (ru) | Преобразователь "код-частота | |
SU528695A1 (ru) | Устройство умножени частоты следовани импульсов | |
SU1244658A1 (ru) | Устройство дл определени двузначного характера элементов конечного пол | |
SU960841A1 (ru) | Вычислительное устройство дл решени уравнений | |
US3189734A (en) | Control system with rate prediction | |
SU436352A1 (ru) | УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов | |
SU1051556A1 (ru) | Устройство дл сокращени избыточности информации | |
SU428385A1 (ru) | ||
SU497585A1 (ru) | Двоичное устройство делени |