SU855658A1 - Цифровое устройство дл вычислени функций - Google Patents

Description

(54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ИСЧИСЛЕНИЯ ФУНКВДЙ

1

Изобретение относитс  к вычис лительной технике и предназначено дл  использовани  в информационновычислительных системах, дискретных преобразовател х координат, в аисте-, мах с функциональными npeoepiasosaTeл ми дискретной информации.

Известно устройство, содержащее . блок пам ти, регистру информационные входы которого соединены с информационными входами устройства, выходы регистра через первую группу элементов И соединены со входами блока адресации, а через вторую группу элементов И с подключенным к выходу устройства, выходы блока адресации подключены ко входам первого коммутатора, управл ющие входы цервой и второй групп элементов И, первого коьв 1утатора и регистра соединены с выходом блока управлени , группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы . Входы коммутатора соединет с выходами блока адресации, управл ющие входы подключены к выходу блока управлени , выходы первого и дополнительных коммутаторов соединены соответственно с входом блока .пам ти и через группу элементов ИЛИ

подключены к управл ющим входам распределительного блока, выходы блока пам ти через распределительный блок подключены к счетным входам регистра l Однако при, увеличении точности воспроизведени  функции уменьшаетс  величина ступени аппроксимирующей функции, что увеличивает число участ10 ков аппроксимации, следовательно растет объем адресной части и чиоло коммутаторов, это увеличивает затраты оборудовани , уменьшает надежность и быстродействие.

15

Наиболее (близким к предлагаемому по технической сущности  вл етс  устройство, содержащее регистр, информационные входа которого соедипены с информационными входами ус20 тройства, разр дные выходы регистра соединены с информационными входами адресной комбинационной схемы, управл ющий вход которой подключен к входу управлени , а выходы соединены

25 с входсши блока пам ти, перва  группа выходов которого подключена к первой группе входов сумматора, а втора  к соответствующим входам микропрограммного автомата, управл ющие

30 выходы которого подключены к управл ющим входам регистра комбинационной , сумматора и сдвигового регистра , входы сдвигового р гистра соединены параллельно с информацион .ными входами регистра, а выходы подключены к второй группе входов сумматора, выходы сумматора  вл ютс  выходами устройства 2.

Недостатком данного устройства  вл етс  низкое быстродействие. Действительно, быстродействие этого устройства определ етс  по формуле

в-

где t - врем  выборки констант сдвига и корректирующих констант ПЗУ (посто нное запоминающее устройство);

г - число сдвигов входной информации ; t - врем  вглполнени  операции

сдвига на один разр д; п - число операций суммировани ; Г,- врем  выполнени  одной операции суммировани  двух чисел .

При увеличении точности воспроизведени  функции и сохранении аппаратурных затрат блока пам ти количество сдвигов растет, а следовательно , уменьшаетс  быстродействие воспроизведени  функции.

Цель изобретени  - повышение быстродействи  устройства при сохранении аппаратурных затрат блока пам ти.

Поставленна  цель достигаетс  тем, что в устройство, содержащее регистр , дешифратор, блок пам ти и сумматор, причем информационные входы регистра соединены с входами устройства, первый управл ющий вход регистра соединен с входом сброса устройства, выходы разр дов регистра соединены с соответствующими входами дешифратора, выходы КОТОЕЭОГО соединены со входами блока пам ти, перва  группа выходов которого подключена к первой группе входов сумматора , управл ющий вход которого соединен со входом сброса устройства, дополнительно введены m группы элементов И, где га - разр дность коэффициента наклона айпроксимирующей пр мой, группа элементов залержки группа элементов ИЛИ и триггер, первый и второй входы которого соединены соответственно со вxoдa ли сброса и запуска устройства, пр мой выход триггера соединен со вторым управл ющим входом регистра, инверсный выход триггера соединен с управл кнцим входом дешифратора, выходы разр дов регистра соединены с первыми входами соответствующих элементов И каждой группы, вторые входы элементов И каждой группы подключены к соответствующим выходам второй группы выходов блока пам ти, выходы элементов И каждой группы

через соответствующие элементы задержки группы соединены с входами соответствующих элементов ИЛИ группы, выходы которых соединены со второй группой входов сумматора, выходы е которого ЯВЛЯЮТСЯ выходами устройства .

На чертеже представлена блоксхема устройства.

Устройство содержит регистр 1,

триггер 2, дешифратор 3, блок 4 пам ти , сумматор 5, СП групп элементов И 6группу элементов 7 задержки и группу элементов ИЛИ 8.

В предлагаемом устройстве значеНИН функций представл ютс  в виде

5 суперпозиции трансформированной в Т-блоках элементов И кодовой последовательности входного аргумента и корректирующих констант. Дл  участка изменени  аргумента (х. х )

0 функци  представлена в следуквдем виде (-)-( .)+

где X - аргумент функции, 5 g основание прин той системы

счислени ,

f константы преобразовани , ° принимающие значени  О или 1,

Дj- значение корректирующих Q констант, при 1 i- 

группа элементов И открываетс , а при О нет. Количество и знаки выбираютс  с учетом необходимой точности , произведени  функции.Процедура расчета реализуемой функции заключаетс  в том,что определ етс  значение корректирующей константы Дj и коэффициентаfojr° tiQ: е- наклона пр мой на j-ом линейном участке аппроксимации.

Цифровое устройство дл  вычислени  функций работает следующим образом. По входу Сброс устройства импульс устанавливает в исходное состо ние регистр 1 и сумматор б. Импульс Запуск поступает на счетный вход триггера и устанавливает на его единичном выходе потенциал, который устанавливав на выхода

Q регистра 1 выходную кодовую последовательность аргумента. Поскольку разрешак ций вход дешифратора 3 открыт нулевым уровнем инверсного входа триггера 2, то под действием кода аргумента на выходе дешифратора 3

сформируетс  импульс, котог мй пос- тупает на соответствующий вход блока 4 пам ти, под действием которого с первой группы выходов блока 4 пам ти считываетс  код константы, который поступает на первую группу входов сумматора 5, а со второй группы выходов блока 4 поступает код константы преобразовани  на соответствующие управл ющие входы группы

5 элементов И б, на выходе которых

Claims (1)

1. Формула изобретения

   Цифровое устройство для вычисления функций, содержащее регистр, дешифратор, блок памяти и сумматор, причем информационные входы регистра соединены с входами устройства, первый управляющий вход регистра соединен с входом сброса устройства, выходы разрядов регистра соединены с соответствующими входами дешифрато30 ра, выхода которого соединены со входами блока памяти, первая группа выходов которого подключена к первой группе входов сумматора, управляющий вход которого соединен со входом сброса устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены m групп элементов И, где m - разрядность коэффициента наклона аппроксимирующей прямой, группа элементов задержки, группа элементов ИЛИ и триггер, первый и второй входа которого соединены соответственно со входами сброса и запуска устройства, прямой выход триггера соединен со вторым управляющим входом регистра, инверсный выход триггера соединен с управляющим входом дешифратфра, выходы разрядов регистра соединены с первыми входами соответствующих элементов И каждой группы, вторые входа элементов И каждой группы подключены к соответствующим выходам второй группы выходов блока памяти, выходы элементов И каждой группы через соответствующие элементы задержки группы соединены с входами соответствующих элементов ИЛИ группы, выхода которых соединены со второй группой входов сумматора, выхода которого являются выходами устройства.