SU1405055A1 - Устройство дл извлечени квадратного корн - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин. Целью изобретени   вл етс  повьшение точности вычислений устройства. Эта цель достигаетс  тем, что в устройство, содержащее два регистра 1, 2 два коммутатора 3, 4 блок умножени  6, два ПЗУ 8, 9 и блок управлени  7, введен третий коммутатор 5. 2 ил.

Description

О

сд

СП

сд

Изобретение относитс  к вычислительной технике и предназначено дл  Использовани  в цифровых вычислитель- ых машинах различного назначени . : Цель изобретени  повышение точ- ости вычислений.

I На фиг. представлена функциональ- 1а  схема устройства , на фиг. 2 - схе- а блока микропрограммного управлени  .

Устройство содержит регистры 1 и 2, коммутаторы 3-5, блок 6 умножени  блок 7 микропрограммного управлени , блоки 8 и 9 посто нной пам ти (ПЗУ), входы 10-12 и выходы 13 и 14 устройства .

Блок 7 (фиг,2) состоит из триггера 15, единичный вход которого соединен с входом устройства 11, а единичный выход - с входом элемента И 16. Ла второй вход элемента И 16 с входа 17 поступает непрерывна  тактова  сери . Выход элемента И 16 соединен со счетным входом счетчика 18, выходы которого соединены с адресными входами блока посто нной пам ти (ПЗУ) 19.

Информационный вход 10 соединен с первой группой входов коммутатора 3 на вторую группу входов которого, поступают сигналы с выходов блока 6 ум- ножели . Коммутатор 3 управл етс  сигналом А1, формируемым блоком 7. В зависимости от состо ни  управл ющих входов коммутатор 3 пропускает на входы регистра 1 информацию или с входа 10, или с выходов блока 6. Блок |7 запускаетс  сигналом запуска С,, поступающим на вход 11. По завершении вычислений блок 7 формирует сигнал готовности данных С, поступающи на выход 13. ПЗУ 8 имеет элементную структуру. Первый элемент пам ти хра1

нит полноразр дные значени 

где

45

50

X, - К старших разр дов регистра. Величина К равна числу адресных входов элементов ПЗУ (полагаем, что ), Адресные входы первого элемента пам ти ПЗУ В соединены с К старшими разр дами регистра 1. Второй элемент ПЗУ 8 хранит полноразр дные значени  1/1 ,00.. .Оо(, где величина 1,00.,.o(i содержит за зап той К-1 ноль, К разр дов регистра 1 с К-го по (2К-1)-й. Адресные входы второго элемента сое- 55 динены с разр дами регистра 1 от К-го до (2К-1)-го. Число элементов в ПЗУ 8 зависит от требуемой точности. При

0

5

0

5

0

5

0

5

0

5

использовании двух блоков погрешность вычислени  корн  достигает величины

0-43 ,-,

/ . Если ввести третий элемент пам ти , адресные входы которого соединить с выходами регистра 1 с (2К-1)-го по (ЗК-2)-й разр ды, и в третий элемент записать обратные величины числа 1,00.,.О С1, содержащего 2К-2 нулей за зап той и К-разр дное число С, то погрешность составит 2 и т.д. Аналогично строитс  ПЗУ 9, с той лишь разницей, что в первом элементе пам - ти хран тс  значени  /XJ, а во втором 4 ,00. ..Оо и т.д.

Входы коммутатора 4 соединены с выходами элементов ПЗУ 8, регистра 2 и входом 12 устройства, на который подаетс  посто нное число 1,00...0. Коммутатор 4 в зависимости от состо ни  управл ющих входов А2 может послать на первые входы блока 6 информацию из первого или второго элементов пам ти ПЗУ 8 или из регистра 2 или число 1,00...0. Перва  группа входов коммутатора 5 соедин етс  с выходом всех разр дов регистра 1 без каких-либо сдвигов. Втора  группа соедин етс  с выходами регистра 1 следующим образом. Старщий (целый) разр д регистра и 2К-2 последующих (при точности ) подключаютс  к входам коммутатора 5 без сдвига, на (2К-1)-й разр д коммутатора 5 подаетс  О, оставшиес  младшие разр ды регистра 1 подключаютс  к входам коммутатора 5 со сдвигом на один разр д в сторону младших разр дов. В зависимости от состо ни  управл ющих входов A3 коммутатор 5 пропускает на вторые входы блока 6 или величину Т| , или Vl ,00. . .Oc(i , или содержимое регистра 1, или содержимое регистра 1 с уменьшенной вдвое младшей

частью (1 + -J 1(}. Выходы регистра 2

соединены с выходами 14 устройства.

Алгоритм вычислени  функции Y УХ имеет следующий вид. Выделим старшие 11 разр дов X (при ) и обозначим их через Очевидно, что X

X X,

х/х.

Выполним операцию делени 

Х/Х 1,00.. .0 ,

т.е. частное содержит за зап той не менее 10 нулей. Преобразуем величину 1,00...

1,00...,00...0, i;gg;;;g;,

где o(i - 11 значащих разр дов с 11-го по 21-й. Пусть допустима  погрешность . Выполним операцию делени 

1,00...Од; . ., -,„ i;00...0o, 1,00...0lf.

Частное от делени  содержит не менее 20 нулей за зап той. В результате число X преобразуетс  в произведение

(1,00...0 о(,) (1,00...0t)

VI,00.. .0 /1,00. ..Ocf,

Так как ( 20 , по приближенной формуле можно отыскать

V 1 ,00...04

-43

В речина

X.

в ПЗУ 9 .

с погрешностью J1/8 ( 2 зультате имеем

Vl,00.,.0o, . (1 + - ).

Если необходимо повысить точность вычислений , производитс  преобразование 1,00...Ос 1,00...Ос, . ilo Устройство работает по описанному алгоритму.

Перед началом работы устройства на вход 10 подаетс  аргумент X, на вход 11 - сигнал запуска С.. Блок 7 запускаетс , формирует воздействие А1, вход 10 соедин етс  с входом регистра 1. Под воздействием сигнала С1 аргумент X записываетс  в регистр 1. Старшие разр ды X поступают на адресные входы первых элементов пам ти ПЗУ 8 и 9. В ПЗУ 8 формируетс  вели- 1

Под воздействием сигналов А2 коммутатор 4 пропускает на первые входы блока 6 число 1,00...О, на вторые входы коммутатор 5 пропускает величину Vx, котора  проходит через блок 6, не мен  сь, и по сигналу С5 записываетс  в регистр 2. В следующем шаге через коммутатор 4 на блок 6 проходит величина 1/Х, через коммутатор 5 из pef-истра 1 - значение X. В блоке 6 формируетс  произведение X, 1/Х, которое проходит через коммутатор 3 и записываетс  в регистр 1 как величина 1,00...Oof. В ПЗУ 9 фор

мируетс  величина VI ,00... Ос(, , котора  в блоке 6 умножаетс  на V. Произведение Vx, ,00.. .0{{, записываетс  в регистр 2. В следующем шаге в блоке 6 формируетс  произведение

°° -- ° 1,ОО...

которое записываетс  в регистр 1. Из регистра 2 через коммутатор 4 на

блок 6 проходит значение ,00. . .6о(, из регистра 1 через коммутатор 5 15

значение 1

.1.

В блоке 6 формиру

етс  искома  функци , котора  записываетс  в регистр 2. С выхода регистра 2 функци  поступает на выход 14 устройства, и блок 7 формирует сигнал сопровождени  С.

0

5

Claims (1)

1. Формула изобретени 

   Устройство дл  извлечени  квадратного корн , содержащее два регистра, 5 два коммутатора, блок умножени , два блока посто нной пам ти и блок микропрограммного управлени , причем выходы первого коммутатора соединены с входами первого регистра, а выходы первого блока посто нной пам ти - с первой группой входов второго коммутатора , отличающеес  тем, что, с целью повышени  точности вычислений, в него введен третий коммутатор, причем информационньм вход устройства соединен с первой группой входов первого коммутатора, втора  группа входов которого соединена с выходом блока ут ножени  и входом второго регистра, выход которого  вл етс  выходом устройства и подключен к второй группе входов второго коммутатора, вход которого соединен с входом задани  1 устройства, а выход его и выход третьего комму- ,татора подключены к входам первого и второго операндов блока умножени , адресные входы первого блока посто нной пам ти соединены с входами К старших разр дов первого регистра, остальные разр ды которого подключены к адресным входам второго блока посто нной пам ти, выходы которого подключены к первой группе входов третьего коммутатора, втора  и треть  группы входов которого подключены к соответствующим выходам первого регистра , управл ющие входы коммутаторов , регистров, блока умножени  сое5

   0

   5

   динены с соответствующими выходами блока микропрограммного управлени , управл ющие вход и выход которого

    вл ютс  входом запуска и выходом сигнала готовности устройства соответственно .

   Ф(9.2