SU1499339A1

SU1499339A1 - Устройство дл вычислени квадратного корн

Info

Publication number: SU1499339A1
Application number: SU874336486A
Authority: SU
Inventors: Вадим Леонидович Аринштейн; Дмитрий Дмитриевич Переверзев; Владимир Алексеевич Прянишников
Original assignee: Всесоюзный научно-исследовательский институт электроизмерительных приборов
Priority date: 1987-12-02
Filing date: 1987-12-02
Publication date: 1989-08-07

Abstract

Изобретение относитс к области цифровой вычислительной техники и может быть использовано также в области электроизмерительной техники дл аппаратурной реализации специализированных вычислительных устройств, приборов дл измерени среднеквадратического значени , спектрального анализа и т.п., в которых требуетс выполнение в заданной последовательности операций извлечени квадратного корн , делени и нахождени обратной величины. Цель изобретени - расширение класса решаемых задач за счет дополнительной возможности получени обратной величины и операции делени . Цель достигаетс тем, что в устройство, содержащее первый 1 и второй 2 регистры, схему 3 сравнени кодов, регистр 5 последовательного приближени , введены два мультиплексора 6,7, умножитель 4 и переключатель 8 режимов с соответствующими св з ми. 1 ил.

Description

Изобретение относитс к области цифровой вычислительной техники и может быть использовано также в области электроизмерительной техники дл -аппаратурной реализации специализированных вычислительных устройс приборов дл измерени среднеквадра- тического значени , спектрального анализа и т.п, в которых требуетс выполнение в заданной последовательности операций извлечени квадратного корн , делени и нахождени обратной величины.

Цель изобретени - расширение класса решаемых задач за счет дополнительной возможности получени обратной величины и операции делени .

На чертеже представлена структурна схема устройства.

На схеме обозначены регистры 1 и 2, схема 3 сравнени , умножитель 4, регистр 5 последовательного прибли20 стров 1 и 2 поступает импульс Пуск с входа устройства По этому импуль- су происходит запись в регистры 1 и 2 кодов делимого X и делител Z соответственно Кроме того, импульс Пуск

жени , мультиплексоры 6 и 7, переключйтель 8 режимов.25 поступает на вход регистра 5 послеВсе элементы схемы могут быть вы- довательного приближени и устанавливает этот регистр в начальное состо ние , при котором на первой группе его выходов вырабатываетс код 011„., 30 11 , а На втором выходе возникает тенциал, сигнализирующий об отсут- ствии готовности результата вычислеполнены на стандартных микросхемах.

Устройство работает следующим образом .

ни .

В зависимости от положени переключател 8 режимов устройство может работать в трех режимах. При установке переключател 8 в положение 1 устройство работает в режиме делени 5 через мультиплексор 7 поступает на При этом код делимого подаетс на входы одной группы умножител 4. На входы первой группы мультиплексора.6, а код делител поступает на информационные входы регистра 2,, Если переключатель 8 установлен в положение 2,40 Рый одновременно вл етс выходным то устройство работает в режиме вычи- кодов устройства. На выходе умножи- слени квадратного корн . При этом тел 4 образуетс код произведени

С выхода регистра 2 код делител

входы второй группы умножител 4 поступает код YJ с выходов регистра 5 последовательного приближени , кото3394

ройства подаватьс не должны. Знак результата при вычислении обратной величины и делении может быть опре- делен любым известным методом

Рассмотрим работу устройства в

режиме делени В этом режиме переключатель 8 устанавливаетс в положение 1 о Сигналы с выходов переключател 8 поступают на входы управлени мультиплексоров 6 и 7. Код делимого X с третьего входа устройства подаетс на входы первой группы мультиплексора бис них поступает на выход последнего , а с этого выхода-на информационные входы регистра 1 о Код делител Z с п того входа устройства подаетс на информационные входы регистра 2. На входы управлени регистров 1 и 2 поступает импульс Пуск с входа устройства По этому импуль- су происходит запись в регистры 1 и 2 кодов делимого X и делител Z соответственно Кроме того, импульс Пуск

поступает на вход регистра 5 послени .

чер входы Рый о кодов тел

ерез мультиплексор 7 поступает на ды одной группы умножител 4. На одновременно вл етс выходным ов устройства. На выходе умножи- 4 образуетс код произведени

С выхода регистра 2 код делител

через мультиплексор 7 поступает на входы одной группы умножител 4. На Рый одновременно вл етс выходным кодов устройства. На выходе умножи- тел 4 образуетс код произведени

входы второй группы умножител 4 поступает код YJ с выходов регистра 5 последовательного приближени , кото

код подкоренного выражени подаетс на входы первой группы мультиплексора 6, а код, присутствующий на информационных входах регистра 2, на работу устройства в этом режиме вли ни не оказьшает. Если переключатель 8 установлен в положение 3, то устройство работает в режиме вычисле-, ни обратной величины числа, код которого поступает на информационные входы регистра 2 Код, присутствующий на входах первой группы мультиплексора 6, на работу устройства в этом режиме не оказьшает вли ни „

Во-всех режимах работы знаковые, разр ды кодов входных чисел в устройZ - Y; ,который поступает на входы второй группы схемы 3 сравнени ко- 45 дов. На входы первой группы схемы 3 сравнени кодов поступает код делимого X с выходов регистра I. На выходе схемы 3 сравнени кодов по вл етс сигнал логической единицы в том случае, когда код произведени Z Yj меньше или равен коду делимо- . го X. Сигнал с выхода схемы 3 сравнени кодов поступает на первый вход

регистра 5 последовательного прибли- сг жени , на второй вход которого подаетс тактова частота с нулевого входа устройства.

По первому импульсу тактовой часстве не анализируютс и на входы уст- тоты, после окончани импульса Пуск

Z - Y; ,который поступает на входы второй группы схемы 3 сравнени ко- дов. На входы первой группы схемы 3 сравнени кодов поступает код делимого X с выходов регистра I. На выходе схемы 3 сравнени кодов по вл етс сигнал логической единицы в том случае, когда код произведени Z Yj меньше или равен коду делимо- . го X. Сигнал с выхода схемы 3 сравнени кодов поступает на первый вход

регистра 5 последовательного прибли- жени , на второй вход которого подаетс тактова частота с нулевого входа устройства.

По первому импульсу тактовой часпервый (старший) разр д регистра Ь последовательного приближени устанавливаетс в состо ние, соответствующее состо нию на выходе схемы 3 сравнени кодов. Одновременно: второй , более младший разр д регистра 5 последовательного приближени устанавливаетс в ноль. По следующему

Claims

импульсу тактовой частоты второй раз- ю дискретности равен коду подкоренно- р д регистра 5 последовательного при- го выражени X. Откуда Y -лЦГ. ближени устанавливаетс в состо ние. Формула изобретени соответствующее состо нию в этом момент на выходе схемы 3 сравнени ко15

дов, а следующий, более младший разр д регистра 5 последовательного приближени устанавливаетс в ноль. Подобный процесс повтор етс в течение N тактов, где N - число разр дов регистра 5 последовательного приближени . По окончании N-ro тактового импульса в регистре 5 последовательного приближени окажетс зафиксирован код числа YU, произведение которого на код делител Z с точностью до погрешности дискретности равно коду делимого X ; X Y, i Z. Число YHJ и вл етс искомым частньм: YIJ X/Z. Код числа Y.J с выходов регистра 5 последовательного приближени поступает на первый выход устройства Одновременно , по окончании N-ro тактового импульса на втором выходе регистра 5 последовательного приближени по вл етс потенциал, сигнализирующий о готовности результата вычисле- , ни ,

Аналогично работает устройство в режиме вычислени обратной величины. Отличие состоит лишь в том, что в этом режиме на информационные входы регистра 1 подаетс через мультиплексор 6 код едини.цы в выбранной систеУстройство дл вычислени квадратного корн , содержащее два регистра, схему сравнени , умножитель, регистр последовательного приближени , первый вход которого соединен с выходом схемы сравнени , перва и втора группы входов которой соединены с вы20 ходами первого регистра и умножител соответственно, выходы первой группы регистра последовательного приближени подключены к информационному выходу устройства, отличаю25 Щ е е с тем, что, с целью расширени класса решаемых задач за счет дополнительной возможности получени обратной величины и операции делени , в него введены первый и второй муль30 типлексоры и переключатель режимов, причем первый и второй информационные входы первого мультиплексора соединены соответственно с первым и вторым входами устройства, уп

2g равл ющлй вход подключен к первому въкоду переключател режимов, а выход соединен с информационными входа- ми первого регистра, управл юш 1е входы первого и второго регистров и

40 установочный вход регистра последо- , нательного приближени подключены к входу запуска устройства, вход де- лител устройства соединен с информационным входом второго регистра, не вычислени с четвертого входа уст- 45 выход которого подключен к первому ройстваоинформационному входу второго мульВ режиме извлечени квадратного типлексора, управл ющий вход и выход

корн код подкоренного выражени X через мультиплексор 6 подаетс на ий-, формационные входы регистра 1 и по Пуск записываетс в этот

которого соединены соответственно с вторым выходом переключател режимов 50 и входом первого сомножител умножител , вход второго сомножител которого и второй информационный вход второго мультиплексора соединены с выходами первой группы регистра поимпульсу

регистр. С выходов регистра 1 этот : код поступает на входы первой группы схемы 3 сравнени кодов. Код с выходов регистра 5 последовательного при- 55 еладовательного приближени , второй

ближени Y- поступает на входы пер-вход которого соединен с. входом таквой группы и через мультиплексор 7ТОБОЙ частоты устройства, а втора

на вхрды второй группы умножител 4.группа выходов вл етс выходом сигTaKmi образом, умножитель 4 в этомнала готовности результата устройства,

режиме работает как квадратор, выра батыва на своем выходе код Yi , В остальном устройство работает аналогично режиму делени . По окончании N-ro тактового импульса в регистре 5 последовательного приближени окажетс зафиксированным число, код квадрата которого с точностью до погрешности

дискретности равен коду подкоренно- го выражени X. Откуда Y -лЦГ. Формула изобретени

Устройство дл вычислени квадратного корн , содержащее два регистра, схему сравнени , умножитель, регистр последовательного приближени , первый вход которого соединен с выходом схемы сравнени , перва и втора группы входов которой соединены с выходами первого регистра и умножител соответственно, выходы первой группы регистра последовательного приближени подключены к информационному выходу устройства, отличаюЩ е е с тем, что, с целью расширени класса решаемых задач за счет дополнительной возможности получени обратной величины и операции делени , в него введены первый и второй мультиплексоры и переключатель режимов, причем первый и второй информационные входы первого мультиплексора соединены соответственно с первым и вторым входами устройства, уп

равл ющлй вход подключен к первому въкоду переключател режимов, а выход соединен с информационными входа- ми первого регистра, управл юш 1е входы первого и второго регистров и

установочный вход регистра последо- , нательного приближени подключены к входу запуска устройства, вход де- лител устройства соединен с инфоркоторого соединены соответственно с вторым выходом переключател режимов 50 и входом первого сомножител умножител , вход второго сомножител которого и второй информационный вход второго мультиплексора соединены с выходами первой группы регистра по55 еладовательного приближени , второй