SU1325468A1

SU1325468A1 - Вычислительное устройство

Info

Publication number: SU1325468A1
Application number: SU864041876A
Authority: SU
Inventors: Феликс Ефимович Теплицкий; Георгий Георгиевич Унгуряну
Original assignee: Предприятие П/Я В-2445
Priority date: 1986-03-25
Filing date: 1986-03-25
Publication date: 1987-07-23

Abstract

Изобретение относитс к вычислительной технике. Целью изобретени вл етс расширение функциональных возможностей устройства за счет обеспечени возможности вычислени рассто ни между точками заданными в пол рных координатах . Вычислительное устройство содержит коммутаторы 1 и 3, квадратор 2, три регистра 5-7, два сумматора-вычитател 4 и 12, вычитатель 11, функциональный преобразователь 10f(o) (l-созл), где с. - W 15 разность пол рных углов точек, блок 9 извлечени квадратного корн , счетчик 8, схему И 13, блок 19 синхронизации. Вычисление производитс в соответствии с формулой ,2+9|-29i9i- cos(oc, - лг. ), где S- рассто ние между точками; Pi , Pi - радиусы-векторы точек; tk, , i - пол рные углы точек, в следующей последовательности: вычисл етс (y,-f9l). затем 2р,9г (р, +pi) -(р-, +Р ). затем производитс умножение (2pip2)(l-cosa) посредством сдвига информации в регистрах 5 и 7 и накоплени частичных сумм в регистре 6. Далее вычисл етс S (pi-р2) + +2pip2(l-cosa) p2-2pip2cosa. Полученное значение сдвигаетс в регистре 5 до по влени логической единицы в старшем разр де, количество сдвигов фиксируетс счетчиком 8 и определ ет пор док результата , а по старшим разр дам кода S блоком 9 извлечени корн определ етс мантисса результата. 1 з.п. ф-лы, 3 ил. 3 (Л 16 77 00 ьо ел 4i О5 00 г

Description

Изобретение относитс к вычислительной технике и может быть использовано в системах обработки данных, работающих в реальном масштабе времени, дл вычислени рассто ни между точками, заданными в пол рных координатах.

Цель изобретени - расширение функциональных возможностей за счет обеспечени возможности вычислени рассто ни между точками, заданными в пол рных координатах .

На фиг. 1 представлена схема вычислительного устройства; на фиг. 2 - схема блока синхронизации; на фиг. 3 - временные диаграммы сигналов синхронизации и управлени .

Вычислительное устройство содержит трехвходовый коммутатор 1, квадратор 2, двухвходовый коммутатор 3, сумматор-вычи- татель 4, регистры 5-7 с параллельной записью кода и возможностью сдвига информации , счетчик 8, блок 9 извлечени квадратного корн , функциональный преобразователь I0f(t)(l-cosoc), вычитатель 11, сумматор-вычитатель 12, элемент И 13, входы 14-18 устройства, блок 19 синхронизации с выходами 20-32 и входом 33, выходы 34 и 35 устройства.

Блок 19 синхронизации содержит генератор 36 импульсов, элемент И 37, счетчик 38, элемент 2НЕ-И 39, элемент 40 пам ти, одновибраторы 41 и 42.

Квадратор 2, блок 9 извлечени квадратного корн ,, функциональный преобразователь 10f(a) (1-cosa) могут быть выполнены на микросхемах посто нной пам ти ,556РТ5, РТ7 либо 573РФ с прошивкой соответствующих функций, в качестве регистров 5-7 могут использоватьс микросхемы 133ИР13, сумматоров-вычитателей 4 и 12 и вычитател 11- 133ИПЗ, элемента 40 пам ти - 556РТ5 с прошивкой в соответствии с временной диаграммой фиг. 3, одновибрато- ров 41 и 42 - ИЗЗАГ1.

Вычислительное устройство работает следующим образом.

При по влении на входах 14-17 пол рных координат точек(на входах 14 и 15 - радиусы-векторы pi и р2, а на входах 16 и 17- пол рные углы а. и а2)и на входе 18 импульса готовности исходных данных на выходе одновибратора 41 по вл етс короткий импульс и устанавливаетс в нуль счетчик 38 при этом в соответствии с прошивкой эле- мепта 40 пам ти на выходах 25 и 26 по вл етс уровень логической «1, а на выходе 32 - короткий имиульс, устанавливающий в «О регистры 5 и 7. Элемент И 37 начинает пропускать импульсы с выхода генератора 36 на вход счетчика 38, а на втором входе элемента 40 пам ти по вл етс «О. Затем при по влении на выходе счетчика 38 кода «1 значение pi через коммутатор 1 (на выходах 21 и 22 состо ние «00) проходит на квадратор 2 и значение р че0

5

0

5

рез коммутатор 3 (на выходе 28 «О) поступает на су.мматор-вычитатель 4, складываетс со значением «О, поступающим из регистра 5 (на выходе 27 «О, соответствует сложению), и по фронту импульса на выходе 20 записываетс в регистр 5 (на выходах 25 и 26 «11, соответствует параллельной записи).

Далее на выходе счетчика 38 по вл етс код «2, при этом значением р2 через коммутатор 1 (на выходах 21 и 22 «10) проходит на квадратор 2 и значение р через коммутатор 3 (на выходе 28 «О) поступает на сумматор-вычитатель 4 и складываетс со значением , поступающим из регистра 5 (на выходе 27 «О). Результат p i-+-pl фронтом импульса на выходе 20 записываетс в регистр 5 (на выходах 25 и 26 «11). Далее на выходе счетчика 38 по вл етс код «3, при этом значение (pi-f рг) с выхода сумма- тора-вычитател 12 (на выходе 23 «О) через коммутатор 1 (на выходах 21 и 22 «01) проходит на квадратор 2 и значение () через коммутатор 3 (на выходе 28 «О) поступает на сумматор-вычитатель 4, на второй вход которого из регистра 5 поступает значение р2На выходе сумматора вычитател 4 формируетс значение 2pip2 (pi-b р2) - - ( р) (на выходе 27 «1, соответствует вычитанию) и фронтом импульса на выходе 20 записываетс в регистр 5, после чего с нел большой задержкой на врем срабатывани элемента 40 пам ти на выходе 28 по вл етс «1, а на выходе 27 «О. Значение «О с выхода регистра 6, обнул ющегос сигналом с выхода 27, проходит через коммутатор 3 на сумматор-вычитатель 4 и суммиру етс со зачением 2pip2 с выхода регистра 5. При по влении на выходе счетчика 38 кода «4, регистр 5 переключаетс в режим сдвига вправо (на выходах 25 и 26 «10), а регистр 7 - в режим сдвига влево (на выходе 24 «О), а второй управл ющий вход отключен (что соответствует «1). Перед этим регистр 7 находилс в режиме параллельной записи, в нем к этому времени находитс значение (l--cosa), поступающее на D-вход регистра 7 с выхода функционального преобразовател 10, где а а.-«2 - разность пол рных углов, поступающа с выхода вычктател 11. При этом в старшем разр де цела часть - О либо 1 значени (1-cosa), а в последующих разр дах - код дробной части. Если в старшем разр де регистра 7 - «Ь, то импульс с выхода 29 проходит на С-вход регистра 6 через элемент И 13 и в регистр 6 записываетс сумма содержимых регистров 5 и 6. Таким образом, в течение k шагов (k - разр дность (1-coso;) на фиг. 3 k 8, код счетчика 38 с «4 по «10) в регистре 6 накапливаетс су.мма

2Р Р2 2p,p2(l -cosa),

0

5

0

5

где Pi - значение i-го разр да двоичного

кода (1-cosa).

Значени 2pip2/2 формируютс сдвигом информации в регистре 5 вправо, на DR-BXO- де (вход информации «Сдвиг вправо) посто нно установлен «О (дл ТТЛ-логики цепь «Общий).

При по влении на выходе счетчика 38 кода «11 на выходах 24 и 26 по вл етс «1 и регистры 5 и 7 .переключаютс в режим параллельной записи. Одновременно на выходе 32 по вл етс короткий импульс, формируемый одновибратором 41, и регистры 5 и 7 обнул ютс .

Далее, по фронту сигнала с выхода 20 в регистр 5 переписываетс значение 2pip2X Х(1-cosa), поступающее с выхода регистра 6 через коммутатор 3 (на выходе 28 «1) и сумматор-вычитатель 4 (регистр 5 обнулен , на выходе 27 «О). При по влении на выходе счетчика 38 кода «12 значение (р1-р2) с выхода сумматора-вычитател 12 (на выходе 23 «1.) через коммутатор 1 (на выходах 21 и 22 «01) поступает на кадра- тор 2, с выхода которого значение (pi-р) через коммутатор 3 (на выходе 28 «О) поступает на первый вход сумматора-вычитател 4, на второй вход которого из регистра 5 поступает значение 2pip2 (1-cosa). При этом на выходе сумматора-вычитател 4 формируетс значение S pt - -2pip2cosa (pi-р2)+2pip2 X (1-cosa) и фронтом сигнала с выхода 20 записываетс в регистр 5.

При по влении на выходе счетчика 38 кода «13 на выходе 25 по вл етс «О, блокирует прохождение импульсов через элемент И 37 и разрещает прохождение сигнала с входа 33, соединенного с выходом старщего разр да регистра 5, на второй вход элемента 40 пам ти через элемент 2НЕ-И 39. Если в старшем разр де регистра 5- «О, то на втором входе элемента 40 пам ти и на выходе 26 будет «1, регистр 5 будет в режиме «Сдвиг влево, одновременно на выходе 30 при каждом очередном сдвиге будет по вл тьс импульс, поступающий на С-вход счетчика 8.

При по влении в старщем разр де ре- гистра 5 (вход 33)- «1 на втором входе элемента 40 пам ти и на выходе 26, в соответствии с прошивкой элемента 40 пам ти, по вл етс «О, после чего значени в регистре 5 и счетчике 8 не измен ютс (на выходах 25 и 26 «00, на выходе 30 отсутст- вуют импульсы). Одновременно на выходе 31 по вл етс сигнал «Готовность результата . При этом в (п-f 1) старших разр дах регистра 5 будет приближенное (с точностью до n + l значащих цифр) значение S « 2, где 1 Ei; п - разр дность аргументов pi; 1 - значение кода на выходах счетчика 8 (количество сдвигов информации в регистре 5); Pi - значение млад

шего разр да кода; fa разр дов кода. Так как

значение старших

0

5

0

5

0

5

0

5

S -2 - 2

. 2. 12 2 в блоке 9 извлечени квадратного корн по значению S и значению fi («О или «1) табличным путем определ етс значение корн , вл ющеес мантиссой результата, и поступает на выход 35, при этом на выходах старщих разр дов счетчика 8 (выход 34) присутствует пор док результата. Причем при S О в старщем разр де регистра 5 единица все равно по вл етс , т. к. н DL-входе - «Ь (дл 133 серии допускаетс : вход отключен).

При неоДходимости вычислени функции Z аргументы подаютс на входы 14 и 15, а на входах 16 и 17 фиксируютс коды с разностью, соответствующей л/2.

Предлагаемое устройство позвол ет без значительного увеличени аппаратных средств производить вычисление рассто ни между точками, заданными в пол рных координатах , что позвол ет эффективно его использовать дл обработки больших массивов информации в системах, работающих в реальном масштабе времени.

Claims

Формула изобретени

Вычислительное устройство, содержащее три регистра, два сумматора-вычитател , блок синхронизации, элемент И, первый вход которого соединен с выходом первого регистра, первый выход блока синхронизации соединен с входами сброса первого и второго регистров, отличающеес тем, что, с целью расщирени функциональных возможностей за счет обеспечени возможностей вычислени рассто ни между точками, заданными в пол рных координатах , в него введены вычитатель, квадратор, счетчик, блок извлечени квадратного корн , два коммутатора, функциональный преобразователь , причем входы задани первого и второго модулей векторов устройства соединены с первым и вторым информационными входами первых сумматора-вычитател и коммутатора, выход первого сумматора-вычитател соединен с третьим информационным входом первого коммутатора, выход которого соединен с информационным входом квадратора, выход которого соединен с первым информационным входом второго коммутатора, выход которого соединен с первым информационным входом второго сумматора-вычитател . выход которого соединен с информационными входами второго и третьего регистров, выход второго регистра соединен с вторым информационным входом третьего коммутатора, второй выход блока синхронизации соединен с син- хровходами первого и второго регистров, третий выход блока синхронизации соединен

с управл ющим входом первого сумматора- вычитател , четвертый и п тый выходы блока синхронизации соединены с первым и вторым управл ющими входами первого коммутатора , щестой и,седьмой выходы блока синхронизации соединены с управл ющим входом второго коммутатора и вторым входом элемента И соответственно, восьмой выход блока синхронизации соединен с управл ющим входом второго сумматора-вычитател и входом сброса третьего регистра, выход элемента И соединен с синхровходом третьего регистра, дев тый выход блока синхронизации соединен с входом установки в «О первого регистра, дес тый выход блока синхронизации соединен с входом установки в «1 второго регистра, одиннадцатый выход блока синхронизации соединен с входом сбро- .са счетчика и входом установки в «О второго регистра, двенадцатый выход блока синхронизации соединен со счетный входом счетчика, тринадцатый выход блока синхро0

5

низации вл етс выходом признака готовности результата устройства, входы задани первого и второго пол рных углов устройства соединены с первым и вторым информационными входами вычитател , выход которого соединен с информационным входом функционального преобразовател , выход которого соединен с информационным входом первого регистра, выход младщего разр да счетчика соединен с входом строби- ровани блока извлечени квадратного корн , выход старшего разр да второго регистра соединен с входом управлени режимом блока синхронизации, выход младщих разр дов второго регистра соединен с вторым информационным входом второго сумматора- вычитател и информационным входом блока извлечени квадратного корн , выход стар- щих разр дов счетчика вл етс выходом пор дка результата устройства, выход блока извлечени квадратног о корн вл етс выходом мантиссы результата устройства.

9иг.г

32

.5