SU440795A1 - Реверсивный двоичный счетчик - Google Patents

Description

1

Предлагаемое устройство относитс  к области автоматики и вычислитель шй техники, где может быть использовано дл  построени  различных автоматических и вычислительных блоков (подсчет количества производимой продукции, .построение различных узлов цифровых вычислительных машин и т. п.).

В известных cxeiMax реверсивных двоичных счетчиков количество оборудовани  увеличиваетс  пропорционально количеству разр дов счетчика.

Цель изобретепи  - построение простой схемы реверсивного двоичного счетчика большой емкости, оборудование которого практически не зависит от количества разр дов.

Это достигаетс  путем выполнени  схемы коррекции, анализирующей предыдущее состо ние счетчика и работающей по алгоритму;

нри отсутствии входного импульса информаци  реверсивного двоичного счетчика циркулирует без изменени ;

нри поступлении входного импульса осуществл етс  инвертирование (начина  с младших разр дов) содержимого реверсивного двоичного счетчика до первого нул  (режи.м сложени ) или до первой единицы (режим вычитани ) включительно, а остальна  часть числа (старшие разр ды) пропускаетс  без изменени .

Отличием нредлагаемой схемы  вл етс  использование в ее составе специальной схемы синхронизации циркул ции динамического регистра , выполн ющей функции отсутствующего суммирующего элемента.

На чертеже приведена функциональна  схема реверсивного двоичного счетчика.

Реверсивный двоичный счетчик состоит из динамического регистра 1, инвертора 2, схем совпадени  3 и 4, схемы разделени  5, триггера знака 6 и схемы синхронизации циркул ции динамического регистра, состо щей из триггера входного сигнала 7, элемента задержки 8, схемы синхронизации входного сигнала 9, схемы разделени  10 и схем совпадени  И и 12.

Схема синхронизации входного сигнала 9 необходи.ма дл  выработки сигнала PI (младшего разр да) динамического регистра 1 и тактировки этими сигналами входных импульсов . Это необходимо дл  того, чтобы в

случае прихода входного импульса содержимое динамического регистра обрабатывалось, начина  с младшего разр да.

Если на вход схемы не поступают счетные импульсы, то триггер входного сигнала 7 находитс  в нулевом состо нии и код, записанный в динамическом регистре 1, циркулирует по цепи: выход динамического регистра 1, схема совпадени  3, схема разделени  5, вход динамического регистра. Единицы кода, проход щие через схему совпадени  11 (если тригrep знака в нулевом состо нии), схему разделени  10 и элемент задержки 8 подтверждают нулевое состо ние триггера входного сигнала 7.

При подаче счетного импульса на вход сложени  «+ триггер знака 6 и триггер входного сигнала 7 устанавливаютс  в единичное состо ние. При этом закрываютс  схемы совпадени  3 и II, а схемы 4 и 12 открываютс , и код с динамического регистра 1, начина  с младшего разр да, будет проходить через инвертор 2 и схему совпадени  4. Первый нуль кода, записанного в динамическом регистре 1, проинвертировавшись, записываетс  через схему разделени  5 в динамический регистр 1 единицей, а также, пройд  схему совпадени  12, схему разделени  10 и элемент задержки 8, перебрасывает триггер входного сигнала 7 в нулевое состо ние.

При этом закрываетс  схема совпадени  4 и открываетс  схема совпадени  3, и остальные старшие разр ды перезаписываютс  в динамический регистр без изменени . Элемент задержки на полтакта необходим дл  четкой работы схемы. В результате код в динамическом регистре увеличитс  на единицу. Если следующий входной импульс приходит по этой же шине сложени  «+, цикл аналогично повтор етс , и код увеличиваетс  еще на единицу .

В случае прихода счетного импульса по шине вычитани  «- триггер знака 6 перебрасываетс  в нулевое состо ние, а триггер входного сигнала 7 - в единичное состо ние. При этом закрываютс  схемы совпадени  3 и 12,

а схемы 4 и 11 открываютс . Перва  младша  единица кода, записанного в динамическом регистре 1, нроинвертировавшись инвертором 2, записываетс  в динамический регистр нулем, а также, пройд  схему совпадени  11, схему разделени  10 и элемент задержки 8, перебрасывает триггер входного сигнала 7 в нулевое состо ние. При этом закрываетс  схема совпадени  4, открываетс  схема совпадени  3 и остальные старшие разр ды перезаписываютс  без изменени . В результате код в динамическом регистре уменьшаетс  на единицу.

Предмет изобретени 

Реверсивный двоичный счетчик, содержащий динамический регистр, схемы совпадени  и разделени , инвертор и триггер знака, выходы которого соединены с первыми входами схемы синхронизации циркул ции динамического регистра, отличающийс  тем, что, с целью упрощени , выход динамического регистра соединен со вторым входом схемы синхронизации циркул ции динамического регистра, с одним входом первой схемы совпадени  и через инвертор с одним входом второй схемы совпадени , выходы этих схем совпадени  через схему разделени  соединены с входом динамического регистра, другие входы первой и второй схем совпадени  подключены к выходам схемы синхронизации циркул ции динамического регистра, а выход второй схемы совпадени  соединен с третьим входом схемы синхронизации циркул ции динамического регистра.