SU614444A1

SU614444A1 - Устройство накоплени цифрового интегратора

Info

Publication number: SU614444A1
Application number: SU742091094A
Authority: SU
Inventors: Роальд Валентинович Коробков; Виктор Евдокимович Золотовский
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1974-12-31
Filing date: 1974-12-31
Publication date: 1978-07-05

Description

(54) УСТРОЙСТВО НАКОПЛЕНИЯ ЦИФРОВОГО ИНТЕГРАТОРА

через элемент згшержки б соединен со входом триггера 7. В нулевое состо ние триггер переводитс сигналом (масштабным импульсом), поступает на триггер только тогда, когда присутствует сигнал на одном из входов 1, 2. Нулевой выход триггера управл ет элементом И 8, единичный элементом и 9. входы элементов И 4, 8 управл ютс выходом элемента НЕ 10. Выход регистра 11 подключен ко входу элемента НЕ 10 и входам элементов И 8, 9. Выходы элементов И 8,9 через элемент ИЛИ 12 соединены со входо регистра 11. Вход элемента ИЛИ 12 вл етс выходом устройства.

Устройство работает следующим образом .

Допустим, на вход устройства поступил сигнал +1. При этом на входе 1 в течение к тактов (где п длина регистра 11) присутствует сигнал, элеме И 4 открыт, а триггер 7 находитс в единичном состо нии. В момент выхода из регистра 11 младшего разр да суммы масштабный импульс переводит триггер 7 в нулевое состо ние. Триггер открывает элемент И 8, и инверси млаших разр дов суммы, сфорь.ированна в элементе НЕ 10, через элемент И 8 и элемент ИЛИ 12 проходит на выход устройства и вход регистра 11. Код суммы , пройд через элемент НЕ 10, элемент И 4, элемент ИЛИ 5 и элемент задержки 6 в следующем такте перебрасывает триггер 7 в единичное состо ние, поэтому старшие разр ды сум1«и с выхода регистра 11 через элемент И 9 и элемент ИЛИ 12 проход т без инверсии. Таким образом, при наличии сигнала на входе 1 младшие разр ды суммы,.вклю ча первый нуль инвертируютс , старшие разр ды остаютс без инверсии, что равнозначно увеличению суммы на единицу младшего разр да.

При поступлении на вход: 2 сигнала -1 устройство работает аналогично с той лишь разницей, что инвертирювание младших разр дов прекращаетс после прохождени первой значащей едини1Ш, проход щей из регистра 11 через элемент И 3, элемент ИЛИ 5 и элемент задержки 6 на вход триггера 7

Таким образом, при наличии сигнала на входе 2 младшие разр ды , включа первую значащую единицу, инвертируютс , старшие разр ды остаютс

без инверсии, что равнозначно уменьшению суммы на единицу младшего разр да .

При отсутствии сигналов на входах 1 триггер 7 остаетс в единичном состо нии , поэтому элемент ИЛИ 12 открыт, и сумла циркулирует через элемент И 9, элемент ИЛИ 12 без изменений.

Таким образом, предлагаемое устройство реализует функции реверсивного счетчика. Благодар изменению логики работы реверсивного счетчика в предлагаемой схеме использованы на 5 логических схем меньше чем в известной .

Claims

1.Справочник по цифровой вычислительной технике. Киев. Техника , 1974., с. 175.

2.Коробков Р.В, и др. Комплект решающих блоков дл специализированной ЦИН. Цифровые модели и интегрирующие структуры. Труды межвузовской конференции по теории и принципам построени цифровых мо|делей и цифровых интегрирующих мгшшн.Таганрог, 1970., с.54 рис. 4.