SU1183954A1

SU1183954A1 - Устройство для сравнения двоичных чисел

Info

Publication number: SU1183954A1
Application number: SU833699720A
Authority: SU
Inventors: Aleksandr S Gulyaev; Vladislav V Bogdanov; Nelya V Astashenko
Original assignee: Aleksandr S Gulyaev; Vladislav V Bogdanov; Nelya V Astashenko
Priority date: 1983-11-30
Filing date: 1983-11-30
Publication date: 1985-10-07

Description

Изобретение относится к автоматике и вычислительной технике и может быть использо-. вано при реализации технических средств сравнения двоичных чисел.

Цель изобретения — упрощение устройства. 5

На чертеже представлена схема устройства для сравнения двоичных чисел.

Устройство содержит входы 1 и 2 сравниваемых чисел, элемент НЕРАВНОЗНАЧНОСТЬ 3, элемент ИЛИ 4, элемент ИЛИ-НЕ 5, элементы И 6-8, триггеры 9-П, элемент ЗАПРЕТ 12, вход 13 стробирования знаковых разрядов, вход 14 начальной установки, выходы 15—17.

Устройство работает следующим образом. ,5

На вход 14 устройства поступает сигнал, устанавливающий триггеры 9—11 в нулевое состояние. Устройство к работе готово. При этом на выходе 16 устройства имеем единичный логический уровень, а на выходах 15 20

и 17 - нулевые логические уровни. Затем на входы 1 и 2 устройства подаются последовательные коды сравниваемых чисел: на первом такте поступают знаки чисел (”+” — ”0”,

_ ”1”), далее, начиная с второго такта, 25 поступают модули чисел старшими разрядами вперед. На первом такте (и только на нем) одновременно со знаковыми разрядами чисел, поступающими на входы 1 и 2 устройства, на вход 13 подается единичный логический уровень, который открывает элемент И 8 по соответствующему входу. При этом, если хотя бы одно из сравниваемых чисел отрицательно, то ”1” знакового разряда через элементы ИЛИ 4, И 8 устанавливает триггер 11 в единичное состояние. ^5

Пусть на входы устройства поступают два отрицательных числа: —5(1 * 101) — на вход 1, —3(1-011) — на вход 2. После прохождения знаковых разрядов (первого такта) триггер 11 находится в единичном состоянии. Кроме того, на первом такте единичные логические уровни знаковых разрядов сравниваемых чисел поступают на входы элемента

НЕРАВНОЗНАЧНОСТЬ 3, на выходе которо- 45

го вырабатывается нулевой логический уро-_л®ень, запирающий элементы И 6 и 7 , поэтому триггеры 9 и 10 остаются в нулевом состоянии. Единичный логический уровень с выхода элемента ИЛИ-НЕ 5 запирает элемент ЗАПРЕТ 12, следовательно, единичный логический $0 уровень с выхода триггера 11 не поступает на счетные входы триггеров 9 и 10, которые не изменяют своих состояний, и логические уровни на выходах 15-17 устройства остаются неизменными. На втором такте на 55 вход 1 устройства подается "1”, на вход 2 ”0”. Элемент НЕРАВНОЗНАЧНОСТЬ 3 вырабатывает единичный логический уровень, от-,

крывающий элементы И 6 и 7 по соответствующим входам, одновременно с элемента ИЛИ-НЕ 5 на соответствующие входы элементов И 6 и 7 поступает второй разрешающий единичный логический уровень. Поэтому состояние триггеров 9 и 10 определяется сигналами, поступающими на входы 1 и 2 устройства, триггер 9 устанавливается в ”1”, триггер 10 останется в ”0”. На выходе элемента ИЛИ-НЕ 5 (и выходе 16 устройства) устанавливается-нулевой логический уровень, блокирующий последующие изменения состояний триггеров 9 и 10 от сигналов на входах 1 и 2 устройства и открывающий · элемент ЗАПРЕТ 12. Единичный логический уровень с прямого выхода триггера 11 через элемент ЗАПРЕТ 12 поступает на счетные входы триггеров 9 и 10, в связи с чем состояния триггеров 9 и 10 изменятся на противоположные и на выходах 15 и 17 устройства установятся логические уровни, обратные значениям разрядов чисел, поступивших на входы 1 и 2 устройства соответственно: на выходе 15 нулевой логический уровень, на выходе 17 единичный логический уровень, что сигнализирует о том, что первое число меньше второго.

При сравнении положительных чисел устройство работает аналогично, но при этом инвертирования сигналов, поступающих с входов 1 и 2 устройства, на триггерах 9 и 10 не происходит, так как после прохождения знаковых разрядов триггер 11 остается в нулевом состоянии.

При сравнении чисел разных знаков после прохождения знаковых'разрядов триггер 11 устанавливается в единичное состояние. На первом такте единичные логические уровни с выходов элемента НЕРАВНОЗНАЧНОСТЬ 3 и ИЛИ-НЕ 5 открывают элементы И 6 и 7 и единичный логический уровень с входа 1(2) устройства устанавливает через элемент И 6 (7) триггер 9 (10) в единичное состояние. Таким образом, блокировка состояний триггеров 9 и 10 от сигналов на входах 1 и 2 устройства происходит сразу после сравнения знаковых разрядов. На выходе 16 устройства установится нулевой логический уровень, а сигналы на выходах 15 и 17 устройства примут значения, обратные логическим уровням знаковых разрядов чисел, поступившим на входы 1 и 2 устройства соответственно.

Процесс сравнения заканчивается, как только на информационных входах 1 и 2 устройства впервые появляются разные логические уровни или исчерпаны все разряды сравниваемых чисел. При этом наличие единичного логического уровня на выходе 15 устройства сигнализирует о том, что число, поступаю^

3 1183954 4

щее на вход 1 устройства, больше числа, поступающего на вход 2, единичный логический уровень на выходе 17 устройства свидетельствует об обратном результате сравнения, а

наличие единичного логического уровня на выходе 16 устройства по окончании процесса сравнения — о равенстве сравниваемых чисел.

Claims

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее элементы НЕРАВНОЗНАЧНОСТЬ, ИЛИ-НЕ, ИЛИ, два элемента И, триггеры, причем входы сравниваемых чисел устройства соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, вход начальной установки устройства подключен к входам установки триггеров в нулевое состояние, прямые выходы первого и второго триггеров подключены к входам элемента ИЛИНЕ, выход которого является выходом равенства устройства, отличающееся тем, что, с целью его упрощения, оно содержит третий элемент И и элемент ЗАПРЕТ, причем входы элемента ИЛИ соединены с входами сравниваемых чисел устройства и первыми входами соответственно первого и второго элементов И, вторые входы которых подключены к выходу элемента НЕРАВНОЗНАЧНОСТЬ, а третьи входы соединены с выходом элемента ИЛИ-НЕ и управляющим входом элемента ЗАПРЁТ, информационный вход которого соединен с выходом третьего триггера, а выход соединен со счетными входами первого и второго триггеров, входы установки в единичное состояние которых соединены с выходами соответственно первого и второго элементов И, выход элемента §

^;ИЛИ соединен с первым входом элемента И, второй вход которого· подключен к входу стробирования знаковых разрядов устройства, а выход, соединен с входом установки в единичное состояние третьего триггера, прямые выходы первого и второго триггеров являются соответствующими выходами неравенства устройства.

51) 1183954

>

1 1183954 2