SU567208A2 - Многоразр дный декадный счетчик - Google Patents
Многоразр дный декадный счетчикInfo
- Publication number
- SU567208A2 SU567208A2 SU7602339485A SU2339485A SU567208A2 SU 567208 A2 SU567208 A2 SU 567208A2 SU 7602339485 A SU7602339485 A SU 7602339485A SU 2339485 A SU2339485 A SU 2339485A SU 567208 A2 SU567208 A2 SU 567208A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- output
- pulse
- distributor
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
чик 1, регистры 2 хранени , элементы 3 задержки , селектор 4, элемент ИЛИ 5, распределитель 6 импульсов, триггер 7, элементы И 8, 9, буферный .счетчик 10. Выход счетчика 1 соединен с входами регистров 2, выходы которых через селектор 4 подключены к входаМ счетчика 1. Первые выходы элементов 3 задержки соединены с управл ющим входом чтени регистров 2, вторые выходы элементов 3 задержки подключены к управл ющим входам записи регистров 2 и входам элемента ИЛИ 5, третьи выходы соединены между собой и с входом сброса счетчика 1, а входы элементов 3 задержки Соединены с выходами распределител 6 имлульсов. Выход переполнени счетчика 1 подключен к входу распределител 6 и к входу установки в «1 триггера 7, выходы которого подключены к первым входам элементов И 8, 9, вторые входы последних соединены с входом счетчика. Выход элемента И 8 соединен с выходом элемента ИЛИ 5 и со счетным входом счетчика 1, выход элемента И 9 - се счетным входом буферного счетчика 10, выход последнего соединен с входом счетчика 1 и входами установки в «О триггера 7 и распределител импульсов 6.
Счетчик работает следующим образом.
В исходном состо нии счетчики 1, 10, распределитель 6 импульсов, .регистры 2 и триггер 7 наход тс в нулевом сОСто нии, при этом имеетс разрешающий потенциал «а входе элемента И 8.
При поступлении импульсов на вход счетчика по вл ютс импульсы на выходе элемента И 8, которые поступают на счетный вход счетчика 1. Как только счетчик 1 досчитает до 10, на его выходе по вл етс импульс переполнени , который поступает на вход распределител 6 импульсов и одновременно устанавливает «1 в триггере 7. На нервом выходе распределител 6 по Вл етс импульс, который поступает на вход первого элемента 3 задержки, на выходах которого по вл ютс сигналы, сдвинутые во времени относительно друг друга. Первым импульсом с выхода элемента 3 задержки осуществл етс чтение содержимого регистра 2 второго разр да , информаци из регистра 2 через селектор 4 записываетс в счетчик 1. . Второй импульс с выхода элемента 3 задержки через элемент ИЛИ 5 поступает на счетный вход счетчика 1, и таким образом к значению второго разр да будет добавлена «1. Одновременно второй импульс с выхода элемента 3 задержки поступает на управл ющий вход записи регистра 2, разреша запись в регистр 2 содержимого счетчика 1. Третьим импульсом с выхода элемента 3 задержки счетчик 1 устанавливаетс в нулевое состо ние. Если лри добавлении «1 к значению второго разр да по витс импульс переполнени , то по витс сигнал на втором выходе раснределител 6 импульсов, который поступит на вход второго элемента 3 задержки. К значению третьего разр да будет прибавлена «1, нри этом работа счетчика происходит, как описано выше, только в операци х участвуют второй элемент 3 задержки и регистр 2 третьего разр да. Если при добавлении «1 к значению третьего разр да по витс имлульс переполнени , по витс сигнал на третьем выходе распределител 6 имлульсов и т. д. Первый же импульс переполнени счетчика
устанавливает в «1 триггер 7, при этом снимаетс разрешение с элемента И 8 и подаетс разрешение на первый вход элемента И 9. Входные импульсы проход т на выход элемента И 9 и поступают на вход буферного
счетчика 10. При по влении импульса перепоЛНени на выходе счетчика 10 распределитель 6 импульсов и триггер 7 будут установлены в «О, а в счетчик 1 запишетс «1 в соответствующий разр д. Так как триггер 7 переключитс в нулевое состо ние, будет подано разрешение на элемент И 8 и последующие входные сигналы будут суммироватьс в счетчике 1. Емкость буферного счетчика 10 выбираетс , исход из услови обеспечени требуемого быстродействи , и определ етс количеством разр дов многоразр дного декадного счетчика и частотой входных сигналов. Целесообразно выбирать емкость буферного счетчика
10 дискретной 2 (2, 4, 8), в этом случае при по влении импульса переноса в буферном счетчике достаточно добавить «1 в соответствующий разр д двоично-дес тичного счетчика 1.
В известном счетчике период следовани вход щих импульсов должен быть больше, чем врем , необходимое дл добавлени «1 последовательно ко всем разр дам. Поскольку добавление «1 к содержимому одного
разр да занимают три такта (перенос содержимого регистра в счетчик, добавление «1 и перезапись, установление счетчика в «О), то общее врем добавлени «1 ко всем разр дам велико. Это существенно снижает быстродействие известного устройства. В предлагаемом счетчике во врем добавлени «1 к значению разр дов счет входных импульсов продолжаетс в буферном счетчике. Поскольку емкость буферного счетчика не может
быть больше 10, максимальное быстродействие предлагаемого счетчика в 10 раз больше, чем известного устройства.
Claims (3)
1.Патент США № 3857102, кл. 328-41, 1974.
2.Авторское свидетельство СССР ЛЬ 351325, кл. Н ОЗК 23/00, 1973.
3.Авторское свидетельство СССР № 525249, кл. Н ОЗК 23/00, 18.09.74.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602339485A SU567208A2 (ru) | 1976-03-29 | 1976-03-29 | Многоразр дный декадный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602339485A SU567208A2 (ru) | 1976-03-29 | 1976-03-29 | Многоразр дный декадный счетчик |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU525249 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU567208A2 true SU567208A2 (ru) | 1977-07-30 |
Family
ID=20654021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602339485A SU567208A2 (ru) | 1976-03-29 | 1976-03-29 | Многоразр дный декадный счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU567208A2 (ru) |
-
1976
- 1976-03-29 SU SU7602339485A patent/SU567208A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU586452A1 (ru) | Устройство управлени вводом-выводом | |
SU525249A1 (ru) | Многоразр дный декадный счетчик | |
SU656107A2 (ru) | Устройство сдвига цифровой информации | |
SU1562966A1 (ru) | Устройство дл выбора асинхронных сигналов по критерию М из N | |
SU1531086A1 (ru) | Арифметико-логическое устройство | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU930685A1 (ru) | Счетное устройство | |
SU790346A1 (ru) | Счетчик импульсов | |
SU575645A2 (ru) | Устройство дл срвнени следующих друг за другом чисел | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU1591076A2 (ru) | Устройство для контроля блоков оперативной памяти | |
RU2011215C1 (ru) | Устройство для свертки по модулю три | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU402156A1 (ru) | Распределитель импульсов | |
SU1517136A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU383048A1 (ru) | Двухтактный регистр сдвига с обнаружением | |
SU1418705A1 (ru) | Накапливающий сумматор | |
SU1075260A1 (ru) | Устройство дл суммировани @ -разр дных последовательно поступающих чисел | |
RU1784963C (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU588562A1 (ru) | Двухтактный последовательный регистр сдвига | |
SU1285605A1 (ru) | Кодовый преобразователь | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU385397A1 (ru) | Двоично-десятичный счетчик | |
SU585494A1 (ru) | Параллельный сумматор |