SU790346A1 - Счетчик импульсов - Google Patents
Счетчик импульсов Download PDFInfo
- Publication number
- SU790346A1 SU790346A1 SU792729230A SU2729230A SU790346A1 SU 790346 A1 SU790346 A1 SU 790346A1 SU 792729230 A SU792729230 A SU 792729230A SU 2729230 A SU2729230 A SU 2729230A SU 790346 A1 SU790346 A1 SU 790346A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- register
- correction
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в различных област х техники и промышленности дл дес тичного счета числа однотипных входных воздействий любой физической природы. Известен счетчик импульсов, содержащий последовательный полусумматор , один изI входов которого св за с линией задержки, а другой подключен к входной шине, схему коррекции на двух последовательно соединенных триггерах, один из которых входом подключен к выходу суммы последовательного полусумматора, соединенного выходом переноса со входом второго триггера и со входом линии задержки, подключенной вторым входом к выходу второго триггера l j. Недостатком этого счетчика импуль сов вл етс его относительна слож ность . Известен также счетчик импульсов содержащий регистр, входной триггер первый и второй триггеры коррекции, первый и второй элементы И и элемент ИЛИ, первый вход регистра соединен с выходом первого триггера коррекций первый вход которого соединен с выходом второго триггера коррекции, второй вход первого триггера коррекции соединен со вторым входом регистра и выходом первого элемента И, первый и второй входы которого соединены соответственно с управл ющим входом счетчика импульсов и пр мым выходом входного триггера, первый вход и инверсный выход которого соединены соответственно с информац юнным входом счетчика и первым входом второго элемента И 2. Недостатком данного счетчика импульсов вл етс его относительно. высока сложность. Цель изобретени - упрощение счетчика импульсов. Поставленна цель достигаетс тем, что в счетчике импульсов, содержащем регистр, входной триггер, первый и второй триггеры коррекции, первый и второй элементы И и элеме ИЛИ, в котором первый вход регистра соединен с выходом первого триггера коррекции, первый вход которого соединен с выходом второго триггера коррекции,второй вход первого триггера коррекции соединен со вторым входом регистра и выходом первого элемента И, первый и второй входы которого соединены соответственно с управл ющ м входом счетчика импульсов и пр мым выходом входного триггера, -первый вход и инверсный выход которого соединены соответственно с информационным входом счетчика и первы входом второго элемента И, вход второго триггера коррекции соединен с выходом ВТОРОГО элемента W., второй вход которого соединен с выходом эле мента ИЛИ, первый и второй входы которого соединены соответственно с пр мым выходом входного триггера и выходом регистра, который соединен с вторым входом входного триггер. Структурна схема счетчика импуль сов показана на Чертеже. Счетчик импульсов содержит регист 1, входной триггер 2, первый 3 и второй триггеры 4 коррекции, первый 5 и второй 6 элементы.И и элемент ИЛИ 7, первый вход регистра 1 соединен с выходом первого триггера корре ции 3, первый вход которого соединен с выходом второго триггера коррекции 4, второй вход первого триггера коррекции 3 соединен со вторым входом регистра 1 и выходом nepBoroj И 5, первый и второй входы которого соединены соответственно с управл ющим входом 8 счетчика импульсов и пр мым выходом входного триггера 2, первый вход иГ инверсный выход которого соединены соответственно с информацион ным входом 9 счетчика и первым входом второго элемента И 6, вход второ го триггера коррекции 4 соединен с выходом второго элемента И 6, второй вход которого соединен с выходом эле мента ИЛИ 7, первый и второй входы которого соединены соответственно с npHNWM выходом входного триггера 2 и выходом регистра 1, который соединен с вторым входом входного триггера 2. Счетчик импульсов работает следу ющим образом. . 1 егйстр 1 совместно с последовательно соединенными триггерами коррекции 3 к 4, каждый из которых реализует функцию задержки сигнала на один период тактовой частоты f, образует пдследовательный регистр на Vln двоичных разр да,..- где п - число дес тичных разр дов. Врем задержки С между входом триггера коррекции 4 и выходом регистра 1 определ етс емкостью счетчика Ю и частотой тактовых сигналов f по формуле .4n/. Величина задержки С должна удов летвор ть неравенству F-si/Ci, где F - максимальна частота поступлени импульсов на информационный вход 9 счетчика. Величина задержки t импульсного игнала в регистре 1 определ етс одом коррекции и равна с-г . На управл ющий вход 8 счетчика епрерывно поступает сери импульсов коррекции с частотой f/4. Каждый дес тичный разр д счетчика одируетс тетрадой двоичных кодов огласно таблице. Подготовка счетчика к работе осуествл етс установкой в нулевое сосо ние входного триггера 2 и триггеа 4 коррекции на врем большее, ем величина tr . Принудительна усановка триггера 4 коррекции в нулеое состо ние на врем большее,чем еличина -г обеспечивает разрыв цепи иркул ции регистра 1 с его выхода Дес тичный Двоичный код тетрады эквивалент на вход, осуществл этим очистку регистра 1. Разрыв св зи с пр мого выхода входного триггера 2 на второй вход элемента И 5 обеспечивает поступление импульсов коррекции с управл ющего входа 8 на вторые входы регистра 1 и триггера коррекции 3. Импульс коррекции записывает по второму входу в регистр 1 код единицы во втором разр де тетрады и, задержавшись на один разр д в триггере коррекции 3, записывает по первому входу регистра I код единицы в третьем разр де тетрады. Так как импульсы коррекции с управл юдего входа S поступают на вторые входы регистра 1 и триггера коррекции 3 через каждые четыре двоичных разр да в течение времени, большего величины 55j, то начальный код ОНО записываетс по всем п тетрадам регистра 1.
Таким образом, после установки счетчика в исходное состо ние в регистре записываетс начальный код ОНО по всем п тетрадам, который с выхода регистра 1 через элементы ИЛИ 7, И 6 и триггеры коррекции 3 и 4 поступает на первый вход регистра .1. Цепь циркул ции начального код в регистре 1 загиыкаетс , так как входной триггер 2 находитс в нулевом состо нии, что обеспечивает открытое состо ние по первому входу элемента И б и закрытое состо ние по второму входу элемента И .5. Исходное состо ние счетчика не измен етс до прихода первого импульса на информационный вход 9 счетчика.
Дес тичный счетчик осуществл етс счетчиком следующим образом.
На информационный вход 9 счетчика поступают счетные импульсы инверсной пол рности. Первый счетный импульс, действующий на информационном входе 9, устанавливает входной триггер 2 в единичное состо ние к моменту считывани с выхода регистра 1 первого разр да младшей тетрады начального кода. Переход входного триггера 2 в единичное состо ние приводит к запиранию элемента И 6 по первому входу и отпиранию по второму входу . элемента И 5, который остаетс закрытым по первому входу до четвертого разр да тетрады. Так как в первом разр де младшей тетрады начального кода ОНО записан нулевой код, который поступает с выхода регистра 1 на инверсный вход установки входного триггера 2 в нулевое состо ние, то входной триггер 2 во:звращаетс в нул вое состо ние. Причем, переключение входного триггера 2 из единичного состо ни в нулевое сопровождаетс задержкой перепада на пр мом выходе по отношению к перепаду на инверсном выходе. Перепад уровней сигнала на пр мом выходе триггера 2 дополнительно задерживаетс элементом ИЛИ 7 по отношению к перепаду уровней сигнал на инверсном выходе триггера 2. В результате на первый вход элемента И 6 поступает перепал уровней сигнал с инверсного выхода триггера 2, а на второй вход спуст суммарное врем задержки переключени триггера 2 и элемента ИЛИ 7 приходит перепад уровней сигнала с пр мого выхода триггера 2. На выходе элемента И 6 формируетс импульсный сигнал, который устанавливает триггер 4 в единичное состо ние, соответствующее единичному коду первого разр да младшей тетрады. После переключени триггера 2 в нулевое состо ние элемент И 6 открываетс по первому входу, а элемент И 5 закрываетс по второму входу. По первому входу элемента ИЛИ 7 действует нулевой сигнал пр мого выхода триггера 2, Поэтому
все последующие разр ды начального кода, начина со второго разр да младшей тетрады, переписываютс без изменени последовательным способом с выхода регистра 1 на его первый вход через последовательно соединенные элементы ИЛИ 7, И 6 и триггеры 4 и 3. Таким образом, первый счетный импульс изменил состо ние младшей тетрады с начального ОНО на следующее состо ние О HI.
0
Дальнейший счет в младшей тетраде осуществл етс аналогичным образом по следующему алгоритму. Входной импульс счетчика устанавливает триггер 2 в единичное состо ние, при котором элемент И б закрыт по
5 первому входу. Запирание элемента И 6 сигналом с пр мого выхода триггера 2 обеспечивает стирание единичных кодов младшей тетрады, считываемых с выхода регистра 1. Так будет про0 должатьс до первого нулевого кода младшей тетрады, который, поступа на инверсный вход установки триггера 2 в нулевое состо ние, обеспечивает переключение триггера 2 в нуле5 вое состо ние. Переключение триггера. 2 из единичного состо ни в нулевое приводит к формированию импульса на выходе элемента И 6 за счет за держки сигнала на его втором входе
0 по отношению к сигналу на его первом входе. Сформированный элементом И 6 из перепадов триггера 2 импульсный сигнал записывает в триггер 4 единичный код вместо нулевого кода,который
5 обеспечил переключение триггера 2 из единичного состо ни в нулевое. Возврат триггера 2 в исходное состо ние обеспечивает после первого нулевого кода перепись без изменени всех кодов с выхода регистра ;, на
0 его первый вход через послеливательно соединенные элементы ИЛИ 7, И 6, триггеры 4 и 3.
Например, если в двух млад1иих .тетрадах счетчика после первого вход5 ного импульса был записан код 0110. 0111, то второй входной импульс изменит согласно описанном алгоритму состо ние счетчика на код 0111. 1000, который соответствует по таб0 лице дес тичному эквиваленту 2. При счете первых дев ти входных импульсов совпадение импульсов коррекции , действующих на управл ющем входе 8, с сигналом пр мого выхода
триггера 2 не произойдет,так как триггер 2 возвраидаетс в нулевое состо ние первым нулевым кодом младшей тетрады до момента поступлени импульса коррекции на первый вход элемента И 5. Из таблицы соответстви кодов
0 следует, что единственным кодом, который не содержит нул в тетраде вл етс код 1111, соответствующий дес тичному эквиваленту 9. Когда дес тичный входной импульс, действ
5
ющий на информационном входе 9 счетчика/ установит входной триггер 2 в единичное состо ние, а с выхода регистра 1 считываетс в младшей. тетраде код 1111, то к моменту действи импульса коррекции на управл ющем входе 8 триггер 2 останетс в единичном состо нии, что приведет к срабатыванию элемента И 5 и стиранию информации Б младшей тетраде с помощью элемента И 6, закрытого сигналом с инверсного выхода триггера 2 Срабатывание элемента И 5 обеспечивает поступление импульса коррекции с управл ющего входа 8 на вторые входы регистра 1 и триггера коррекции 3 По второму входу регистра 1 импульс коррекции записывает код единицы во втором разр де младшей тетрады. Задержавшись в триггере коррекции 3 на один период тактовой частоты, импульс коррекции поступает на первый вход регистра 1 и записывает код единицы в третьем разр де младшей тетрады. Таким образом, в : младшей тетраде восстанавливаетс начальный код ОНО. К моменту считывани начального кода ОНО второй тетрады триггер 2 остаетс в единичном состо нии. Первый нулевой код в первом разр де второй тетрада, поступающий с выхода регистра 1 на второй вход триггера 2, сбрасывает триггер 2 в нулевое состо ние. Переключение триггера 2 из единичного состо ни в нулевое приводит к формированию импульса на выходе элемента И б за счет задержки элементом ИЛИ 7 перепада на пр мом выходе триггера 2 по отношению к перепаду на его инверсном .выходе. После установки триггера 2 в нулевое состо ние,начина со второго разр да второй тетрады , двоичный код с выхода регистра 1 переписываетс без изменени на его первый вход через., элементы ИЛИ 7, И б, триггеры 3 и 4. В результате после дес того входного импульса счетчика двоичный код в двух младших тетрадах изменитс с кода
0110.1111, соответствукндего дес тичному эквиваленту 9, на код 0111. ОНО, соответствующий дес тичному числу 10. Дальнейший счет в тетрадах, переход счета из тетрады в тетраду, а также восстановление начального, кода ОНО в предыдущей тетраде при переходе счета в последующую тетраду осуществл етс аналогично.
Claims (2)
1.Авторское свидетельство СССР № 372568, кл. Н 03 К 23/00, 1970.
2.Авторское свидетельство СССР 538492, кл. Н 03 К 23/00, 1977 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792729230A SU790346A1 (ru) | 1979-02-26 | 1979-02-26 | Счетчик импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792729230A SU790346A1 (ru) | 1979-02-26 | 1979-02-26 | Счетчик импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790346A1 true SU790346A1 (ru) | 1980-12-23 |
Family
ID=20812057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792729230A SU790346A1 (ru) | 1979-02-26 | 1979-02-26 | Счетчик импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790346A1 (ru) |
-
1979
- 1979-02-26 SU SU792729230A patent/SU790346A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU790346A1 (ru) | Счетчик импульсов | |
SU1531172A1 (ru) | Параллельный асинхронный регистр | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU884151A1 (ru) | Счетчик импульсов | |
SU1280615A1 (ru) | Устройство дл возведени двоичных чисел в квадрат /его варианты/ | |
SU1013954A1 (ru) | Генератор псевдослучайной последовательности | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
SU1203693A1 (ru) | Пороговый элемент | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU741322A1 (ru) | Сдвигающее устройство | |
SU374643A1 (ru) | Реверсивный десятичный счетчик | |
SU538492A1 (ru) | Счетчик последовательности импульсов | |
SU1662007A1 (ru) | Устройство дл контрол кода | |
SU1185325A1 (ru) | Устройство для поиска заданного числа | |
SU1647591A1 (ru) | Устройство дл обращени матриц | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
JP2563238B2 (ja) | カウンタ回路 | |
SU1653154A1 (ru) | Делитель частоты | |
SU1621140A2 (ru) | Счетное устройство с контролем | |
SU1388849A1 (ru) | Устройство дл нормализации чисел | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
RU1784963C (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU437061A1 (ru) | Генератор цепеей маркова |