SU1185325A1 - Устройство для поиска заданного числа - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах.

Цель изобретения - расширение области применения устройства за счет работы с массивом чисел, записанном в блоке памяти.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит регистр 1, две группы 2 и 3 по (м-1) элементов И, регистр 4, блок 5 памяти, регистр 6^ схему 7 сравнения, регистр 8, триггер 9, элементы ИЛИ 10 и 11, элементы И 12 - 18, элементы 19 и 20 задержки, вход 21 начальной установки, вход 22 запуска устройства, вход 23 тактовых импульсов и выходы 24 и 25 устройства. Разрядность (м) регистров 1 и 4 определяется по формуле:

И1 ,

где м “ значение адреса последнего слова блока памяти, с учетом того, что значение адреса первого слова равно нулк^

[X]- целое число, равное или больше X.

Устройство работает следующим образом.

В исходном состоянии в блоке 5 памяти находится массив чисел (кодов, слов), расположенных в порядке убывания их значений. В регистр 8 числа записывается число, для которого необходимо определить,есть ли оно в данном массиве или нет.

2

Перед началом работы устройства на вход 21 начальной установки подается сигнал, который устанавливает в единичное состояние тригге5 ры старшего разряда регистров 1 и 4 и в нулевое состояние триггеры всех остальных разрядов этих регистров, а также через элемент ИЛИ 11 устанавливает в нулевое состояние

10 триггер 9, запрещая тем самым прохождение тактовых импульсов с входа •23 через элемент И 15.

Работа устройства инициируется сигналом, поданным на вход 22, ко15 торый устанавливает триггер ,9 в

единичное состояние. Тактовый импульс с входа 23 проходит через открытый элемент И 15, поступает на управляющий. вход блока 5 памяти для

2о считывания числа по адресу, поданному к этому времени на адресные входы блока памяти 5 из регистра 4 адреса. Этот же импульс, задержанный на элементе 20 задержки, поступает

25 на входы элементов И 16 - 18 (задержка осуществляется на время считывания числа из блока памяти 5 в регистр 6 и сравнения содержимого регистров 6 и 8 на схеме 7 срав30 нения). Если имеет место равенство содержимого регистров 6 и 8, то элемент И 18 открыт, а элементы И 16 и 17 закрыты потенциалами с выходов схемы 7,сравнения. В этом случае задержанный тактовый импульс проходит через элемент И 18, поступает на выход 25 устройства, сигнализируя тем самым об окончании работы устройства и одновременно о том,

₄₀ что искомое число найдено, а также

3

1185325 4

через элемент ИЛИ 11 устанавливает в нулевое состояние триггер 9 и прекращает подачу очередных тактовых импульсов с входа 23. В регистре 6 находится найденное число, 5

а в регистре 4 - адрес этого числа в массиве.

Если содержимое регистра 8 больше содержимого регистра 6, то открыт элемент И 17, а элементы И 16 и 18 10

закрыты. В’ этом.случае тактовый импульс с выхода элемента И 17 поступит на вход элемента И 13 и через элемент ИЛИ 10 на вход элемента И 12. Элементы И 12 и 13 в 15

данном случае открыты разрешающим потенциалом с нулевого выхода триг|гера младшего разряда регистра 1.

С выхода элемента И 13 тактовый импульс проходит через открытый 20

элемент И 2 и устанавливает триггер старшего разряда регистра 4 в нулевое состояние. В дальнейшем с приходом каждого последующего тактового сигнала с выхода элемента И 13 25

в нулевое состояние устанавливается триггер только того разряда регистра 4, номер которого совпадает с единичным разрядом регистра 1. С выхода элемента И 12 тактовый им- ₃₀ пульс, поступивший на управляющий вход сдвигающего регистра 1, обеспечивает в нем сдвиг ”1" на один разряд в сторону младшего разряда и с задержкой на элементе 19 задержки (на время переходных процессов в регистре 1) через открытый элемент И 3 соответствующего разряда копирует эту "1" в регистре 4 адреса. В процессе выполнения этих действий адрес очередного считываемого из блока памяти 5 числа корректируется в сторону меньшего номера по отношению к номеру, находящемуся до этого момента в регистре 4.

Если содержимое регистра 8 меньше содержимого регистра 6, то открыт элемент И 16, а элементы И 17 и 18 закрыты. В этом случае тактовый . импульс с выхода элемента И 16 поступает через элемент ИЛИ 10 на элемент И 12 и с его выхода выполняет действия, описанные выше. При этом адрес очередного считываемого из блока памяти 5 числа скорректирован в сторону большого номера.

С приходом очередного тактового импульса начинается следующий цикл работы устройства, порядок действий в котором выполняется аналогично описанному выше.

Если и на οι —м цикле работы устройства нет равенства содержимого регистров 6 и 8, то тактовый сигнал через элементы И 12 и 13 не проходит, так как они закрыты в данный момент запрещающим потенциалом с нулевого выхода триггера младшего разря да регистра 1, однако открыт элемент И 14, поэтому тактовый импульс с выхода элемента ИЛИ 10 проходит через элемент И 14 и далее через элемент ИЛИ 11 на установку в нулевое состояние триггера 9, а также на выход 24 устройства, сигнализируя об окончании работы устройства и о том, что искомого числа в данном массиве не имеется. В регистре 6 находится число, ближайшее больше^ или ближайшее меньшее по отношению к искомому, а в регистре 4 находится адрес этого числа. Результат сравнения этого числа по отношению к заданному находится на соответствующем выходе схемы 7 сравнения.

Таким образом, в худшем случае за щ циклов работы устройства находят число, равное заданному, а в случае отсутствия искомого числа находят число, ближайшее большее или ближайшее меньшее к заданному.

Изобретение позволяет расширить область применения устройства, так как осуществляется поиск чисел в блоке основной памяти ЦВМ, обеспечивая тем самым возможность реализации аппаратным способом программных функций ЦВМ. Кроме того предлагаемое устройство проще известного, поскольку оно содержит только одно устройство сравнения независимо от величины исходного массива.

1185325

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПОИСКА ЗАДАННОГО ЧИСЛА, содержащее регистры, схему сравнения,два элемента И и узел перезаписи, причем выходы разрядов первого и второго регистров соединены соответственно с первой и второй группами входов схемы сравнения, выходы неравенства которой подключены к первым входам соответственно первого и второго элементов И, вторые входы которых объединены, установочные входы второго регистра являются входами заданного числа устройства, отличающееся тем, что, с целью расширения области применения за счет' работы с массивом чисел, узел перезаписи включает, две группы по

   (т-1) элементов И, третий регистр выполнен сдвиговым и в устройство введены триггер, с третьего по седьмой элементы И, два элемента ИЛИ и два элемента задержки, причем прямые выходы разрядов с первого по (τη—1) —й третьего регистра подключены к первым входам соответствующих элементов И первой группы узла перезаписи, вторые входы которых подключены к выходу третьего элемента И, а выходы подключены к нулевым входам соответственно с первого по (т-1)-й разрядов четвертого регистра, прямые выходы разрядов с второго по 1м —й третьего регистра подключены к первым входам элементов И второй группы соответственно с первого по $п-1)-й, вторые входы которых через первый элемент задержки подключены к выходу четвертого элемента И и входу управления сдвигом третьего регистра, а выходы подключены к единичным входам соответственно с второго по -й разрядов четвертого регистра, выходы разрядов которого подключены к соответствующим адресным входам блока намяти, информационные выходы которого подключены к соответствующим установочным входам первого регистра, выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого подключен к первым входам четвертого и пятого элементов И, а второй вход соединен с выхо: дом второго элемента И и первым входом третьего элемента И, вторые входы третьего и четвертого элемен—

   ¹тов И подключены к инверсному выходу т -го разряда третьего регистра, прямой выход которого подключен к второму входу пятого элемента И, выход которого является выходом отсутствия числа в массиве устройства и подключен к первому входу первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, единичный вход которого подключен к входу запуска устройства, выход триггера соединен с

   О

   (3

   00

   СП

   со

   ьэ

   сл

   >

   первым входом шестого элемента И, второй вход которого подключен к входу тактовых импульсов устройства, а выход подключен к входу управления считыванием блока памяти и через второй элемент задержку к вторым входам первого и второго элементов И и первому входу седьмого элемента Й, второй вход которого соединен с выходом равенства схемы сравнения, а выход является выходом

   1185325

   обнаружения числа устройства и соединен с вторым входом второго элемента ИЛИ, третий вход которого подключен к входу начальной установки устройства, соединенному также с входами установки в единичное состояние старших разрядов третьего и четвертого регистров и входами установки в нулевое состояние остальных разрядов третьего и четвертого регистров.

   1