SU1621049A1

SU1621049A1 - Устройство дл поиска информации

Info

Publication number: SU1621049A1
Application number: SU894634475A
Authority: SU
Inventors: Валентин Михайлович Глушань; Виктор Михайлович Курейчик; Александр Владимирович Пришибской
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1989-01-09
Filing date: 1989-01-09
Publication date: 1991-01-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах управлени банками данных. Цель изобретени - расширение функциональных возможностей устJT ройства за счет поиска в наборе данных адресов всех записей с заданным ключом . Цель изобретени достигаетс тем, что в устройство дл поиска информации , содержащее регистры нижней 1 и верхней 2 границ, регистр 3 ключа , регистр 4 информации, выходной регистр 5, сумматор 6, две группы 7 и 8 элементов ИЛИ, три элемента ИЛИ 9-11, два элемента И 12,13, генератор 14 тактовых импульсов, рас-г пределитель 15 импульсов, блок 16 пам ти, две схемы 17,18 сравнени , суммирукщии 19 и вычитающий 20 счетчики , регистр 21 адреса, введены три группы 22-24 элементов И, два триггера 26 и 27, два элемента задержки 31 и 34, группа 25 элементов ИЛИ, п ть элементов И 28-30,32,36, два элемента ИЛИ 33 и 35. 1 ил. е S (Л с

Description

Изобретение относитс к вычислительной технике и может быть использовано п системах управлени данных.

Цель изобретени ч расширение функциональных возможностей за счет поиска в наборе данных адресов всех записей с заданным ключом.

На чертеже приведена структурна схема устройства.

Устройство содержит регистр 1 нижней границы, регистр 2 верхней границы , регистр 3 ключа, регистр 4 информации , выходной регистр 5, сумматор 6, группы 7 и 8 элементов ИЛИ, элементы ИЛИ 9-11, элементы И 12 и 13, генератор 14 тактовых импуль- сов, распределитель 15 импульсов, блок 16 пам ти, схемы 17 и 18 сравнени , счетчики 19 и 20, регистр 21 адреса,, группы 22-24 элементов И, группу 25 элементов ИЛИ, триггеры 26 и 27, элементы II 28-30, элемент 31 задержки, элемент , элемент ИЛИ 33, элемент 34 задержки, элемент ИЛИ 35, элемент И 36, вход 37 адреса нижней границы, вход 38 адреса верхней границы, вход 39 ключа, вход 40 за- пуска$ вход 41 разрешени начальной записи, адресный выход 42, выход 43 признака отсутстви информации.

В исходном состо нии счетчики 19 и 20, регистр 5, триггер 27 обнулены генератор 14 заторможен, а распределитель 15 установлен в исходное со- сто ние. На входы 37-39 подаютс кот ды адреса первой записи, последней записи и ключа искомой записи соответственно . Но импульсу на входе 41 разрешаетс запись соответствующей информации в регистры 1-3, после чего коды с входов 37-39 снимаютс . При подаче на вход 40 импульса запускаетс генератор 14 и импульсы с его выхода через распределитель 15 подаютс в устройство. Импульс с первого выхода распределител разрешает запись информации в регистр 21 и счетчики 19 и 20, так как элемент И 28 открыт потенциалом 1м с инверсного выхода триггера 27. После этого импульс с второго выхода распределитл 15 измен ет содержимое счетчиков 19 и 20 и разрешает запись, определ емую рубежом, в регистр 4, так как элемент И 32 открыт единичным потенциалом с инверсного выхода триггера 27. Схема 18 осуществл ет сравнение кода ключа искомой записи, наход ще0

5

0

5

0

5

0

5

0

5

гос в регистре 3, с кодом ключа записи , считанной на регистр 4. Возможны следующие ситуации:

-ключ считанной записи меньше ключа искомо записи (сигнал с выхода Меньше открывает элемент И 12, переписыва рубеж, увеличенный на единицу , в регистр 1 в качестве нижней границы);

-ключ считанной записи больше ключа искомой записи (сигнал с выхода Польше открывает элемент И 13, переписыва рубеж, уменьшенный на единицу, в регистр 2 в качестве верхней границы );

-ключ считанной записи совпадает с ключом искомой записи обнаружено попадание рубежа в зону адресов записей с заданным ключом после чего необходимо вы вить адреса всех записей этой зоны).

При этом сигнал с В).гхода Равно схемы 18 устанавливает триггер 27 в состо ние 1. Затем импульс с третьего выхода распределител 15 проходит через открытый элемент И 39 и открывает элементы И группы 22, разреша поступление адреса, следующего за рубежом на адресные входы блока 16. Этот же импульс, задержанный на элементе 34 на врем выборки информации в блоке 16, разрешает запись считанного кода ключа в регистр 4. Импульс с выхода элемента И 29, задержанный на элементе 31 на врем анализа первого адреса (следующего за рубежом), открывает элементы И группы 24, разреша поступление адреса, предшествующего рубежу на адресные входы блока 16. Этот же импульс, задержанный на элементе 34, разрешает запись считанного кода ключа в регистр 4. При этом при анализе адресов , последующего и предшествующего рубежу, если код ключа считанной записи совпадает с кодом ключа записи, то этот адрес записываетс в регистр 5 сигналом с выхода Равно схемы 18. Затем анализируютс адреса по правилу: адрес рубеж ± 2 и т.д. Очередной сигнал с первого выхода распределител 15 уже не мен ет содержимого счетч ов 19 и 20, а сигнал с второго выхода формирует с счетчиках соответствующие адреса: i

адрес сч Л9 1-Убеж + 2$ адрес сц го рубеж - 2„

5

Сигнпл с третьего выхода распределител 15 последовательно опрашивает счетчики 19 и 20, анализиру адреса. При этом, если анализируемые адреса вышли из зоны адресов записей с ладанным ключом, то на выходах Больше и Меньше схемы 18 последовательно по вл етс сигнал. Первый сигнал с выхода Больше устанавливает триггер 26 в состо ние 1, а второй сигнал через открытый элемент И 46 поступает на вход останова генератора 14. Если искома запись в наборе1 данных отсутствует, то наступает момент , когда верхн граница станет на единицу меньше нижней границы,

что фиксирует схема 17.

/

Claims

Формула изобретени

Устройство дл поиска информации, содержацее регистр нижней гранит i, регистр верхней границы, регистр ключа , регистр информации, выходной регистр , сумматор, дпе группы элементов ИЛИ, три элемента ИЛИ, два элемента И, генератор тактовых импульсов , распределитель импульсов, блок пам ти, две схемы сравнени , суммирующий и вычитаюаий счетчики, регист адреса, причем выходы суммирующего счетчика соединены с первыми входами соответствуюцих элементов ИЛИ первой группы, вторые входы которых образуют вход адреса нижней границы устройства , выходы элементов ИЛИ первой группы подключены к соответствующим информационным входам регистра нижней границы, выход которого соединен с первыми входами первой схемы сравнени и сумматора, выход сумматора подключен к информационным входам регистра адреса, суммирующего и вычитающего счетчиков, вход записи регистра адреса соединен с первым выходом распределител импульсов, вход которого подключен к выходу генератора тактовых импульсов, вход запуска генератора тактовых импульсов вл етс входом запуска устройства, первые входы элементов ИЛИ второй группы образуют вход адреса верхней границы устройства, выходи элементов ИЛИ второй группы соединены с соответствующими информационными входами регистра верхней границы, выход которого подключен к вторым входам сумматора и первой схемы сравнени ,

7

10/4 9

ныход первой схем:, сравнени гоодн- нен с выходом признав о u vn гиин информации устройства и порвым входом первого элемента ИТМ, птгщ которого подключен к входу останова генератора тактовых импульгои, второй выход расиределнтепи импульсов соединен с входами счета суммирующего

JQ и вычитающего с чепчиков, выход регис- тра информации подключен к первому входу второй схемы сравнени , второй вход которой соединен с выходом регистра ключа, информационный вход

11, регистра ключа вл етс входом ключа устройства, вход разрешени начальной записи устройства подключен к входу записи регистра ключа и первым входам второго и третьего элементов

20 ИЛИ, информационный вход регистра информацш соединен с выходом блока пам ти, адресный вход которого под- клю ьен к информационному входу выходного регистра ,выход выходного регистр:)

25 вл етс адресным выходом устройства, трет mi выход распределител импуль- сов соединен с первыми входами первого и второго элементов И, выход Равно второй схемы сравнени под30 ключен к входу записи выходного регистра , выход Меньше второй схемы сравнени соединен с вторым входом первого элемента И, выход которого подключен к второму входу второго элемента ИЛИ, выход второго элемента ИЛИ соединен с входом записи регистра нижней граннцм, выход Польше второй схемы сравнени подключен к второму лходу второго элемента И,

дп выход которого соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ но пшючен к входу записи регистра вгрхной границы , выходы вычитающего счетчика сое-

45 дннены с вторыми выходами соответствующих элементов ИЛИ второй группы, отличающеес тем, что, с целью расинренн функциональных возможностей за счет поиска в набо50 Ре данных адресов всех записей с заданным ключом, в него введены три группы элементов И, треть группа элементов ILBI, два триггера, третий - седьмой элементы И, два элемента

,, задержки, четвертый и п тый элементы ИЛИ, причем первый вход третьего элемента И соединен с первым выходом распределител иютульсов и входом установки нул первого трип-ера, вход

установки единицы которого подключен к выходу Больше второй схемы сравнени , выход Равно второй схемы сравнени соединен с входом установки единицы второго триггера, пр мой выход которого подключен к первым входам четвертого и п того элементов И, выход п того элемента И соединен с вторым входом первого элемента ИЛИ, выходы суммирующего счетчика подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов 1UDI третьей группы, выходы регистра адреса подключены к первым входам соответствующих элементов И второй группы, выходы которых соединны с вторыми входами соответствующих элементов ШШ третьей группы, выходы вычитающего счетчика подключены к первым входам соответствующих элементов И третьей группы, выходы которых соединены с третьими входами соответствующих элементов ШШ третьей группы, адресные входы блока пам ти подключены к выходам соответствующих элементов ИЛИ третьей группы , инверсный выход второго триггера соединен с вторыми входами элементов И второй группы, первым входом шесто

0

5

0

го элемента И и вторым входом третьего элемента И, тзыход которого подключен к входам записи суммирующего и вычитающего счетчиков, третий выход распределител импульсов соединен с вторым входом четвертого элемента И, выход которого подключен к входу первого элемента задержки, вторым входам элементов И первой группы и первому входу четвертого элемента ИЛИ, выход первого элемента задержки соединен с вторыми входами элементов И третьей группы и вторым входом четвертого элемента ИЛИ, выход которого подключен к входу второго элемента задержки, второй выход распределител импульсов соединен с вторым входом шестого элемента И, выход которого подключен к первому входу п того элемента ИЛИ, выход второго элемента задержки соединен с вторым входом п того элемента ИЛИ, выход которого подключен к входу записи регистра информации, выход Меньше второй схемы сравнени соединен с первым входом седьмого элемента И, второй вход которого подключен к пр мому выходу первого триггера, выход седьмого элемента И соединен с вторым входом п того элемента И.