SU911623A1 - Запоминающее устройство - Google Patents

Description

(5А) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

I Изобретение относитс  к вычисли-Л, тельной технике и может быть использовано в полупосто нных запоминающих устройствах специализированных процессоров и вычислительных систем, а также дл  хранени  знаков цифровой индикации, защиты, шифровани  и передачи дискретной информации.

Известно запоминающее устройство, содержащее регистры сдвига, состо щие из последовательно соединенных . элементов пам ти tl.

Недостатком известного устройства  вл етс  наличие в нем большого количества элементов пам ти, что усложн ет устройство и приводит к снижению его информационной емкости и надежности его работы.

Известно также запоминающее устройство , содержащее шины тактовых импульсов, регистр .сдвига, группы элементов И по штук в каждой группе , где -I-- разр дность отрезков слов, образующих считанное слово 12.1.

Недостатком известного устройст- ва  вл етс  его мала  информационна  емкость, вызванна  наличием в нем большого количества элементов пам ти . Это приводит также к снижению надежности его работы.

Наиболее близким по технической сущностей к изобретению  вл етс  запоминающее устройство, содержащее регистры сдвига, схему совпадени , дополнительный регистр, группы элементов И, другую группу элементов И, выходами соединенных со входами элемента ИЛИ, RS-триггер, шину тактовых импульсов и шину записи

Недостатком известного устройства  вл етс  наличие в его регистрах сдвига большого количества элементов пам ти. Это приводит к тому, что дл  его реализации требуютс  большие аппаратурные затраты, усложн ющие устройство и привод щие к снижению надежности работы устройства.

39

Цель изобретени  - упрощение устройства .

Поставленна  цель достигаетс  тем НТО в запоминающее устройство, содержащее сдвиговый регистр, выходы которого подключены к первым входам соответствующих элементов И первой труппы, а первый вход - к выходу схемы сравнени , первый элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, а выходы - к первому входу триггера, дополнительно введены элемент задержки, выход которого подключен к первому входу схемы сравнени  и к второму входу триггера, второй элемент ИЛИ, 1выход которого подключен к входу элемента задержки, третий элемент ИЛИ, выход которого подключен к второму входу сдвигового- регистра, элементы И, выход первого из которых подключен к третьему входу сдвигового ре-, гистра, выход второго элемента И .подключен к первому входу третьего элемента ИЛИ, первый вход первого элемента И подключен к выходу третьего элемента И, первый вход которого подключен к первому выходу триггера, первый вход второго элемента И подключен к выходу четвертого элемента И, первый вход которого подключен к второму, выходу триггера, второй вход первого элемента И подключен к второму входу второго элемента И и  вл етс  так-товым входом устройства,Второй вход третьего элемента И подключен к второму входу четвертого элемента И и  вл етс  управл ющим входом устройства, входной информационный регистр, выход которого подключен к второму входу схемы сравнени , а вход подключен к второму входу третьего элемента ИЛИ и  вл етс  информационным входом устройства, выходной информационный регистр, входы которого подключены к выходам элементов И первой группы, а выходы выходного информационного регистра  вл ютс  информационными выходами устройства , элементы И третьей группы, первые входы которых подключены к второму входу первого элемента И, выходы .элементов И третьей группы подключены к первым входам соответствующих элементов И второй группы, адресные счетчики, первые входы которых  вл ютс  адресными входами устройства, вторые входы адресных счетчиков подключены к выходам соответствующих эле

234

элементов И третьей группы, формирователи сигнала переполнени , вход каждого из которых подключен к выходу соответствующего адресного счетчика и к второму входу соответствующего элемента И второй группы, управ . л ющий регистр,, входы которого подключены к выходам формировател  сигналов переполнени , к входам второго

O элемента ИЛИ и к вторым входам соответствующих элементов И второй группы, выходы первой группы управл ющего регистра подключены к вторым входам соответствующих элементов И третьей

5 группы, выходы второй группы управл ющего регистра подключены к третьим входам соответствующих элементов И третьей группы.

На чертеже представлена функциод нальна  схема предлагаемого устройства .

ij. . Устройство содержит сдвиговой регистр 1, схему 2 сравнени , управл ющий регистр 3 с триггерами , первую группу элементов И 5, вторую группу элементов И 6, первый элемент ИЛИ 7, триггер 8, тактовый вход 9, информационный вход 10, вход 11 начальной установки, вход 12 управлений реверсом регистра сдвига, элементы ИЛИ 13и И, элемент 15 задержки , элементы И 16-19 третью группу элементов И 20 по числу выбираемых отрезков слов, образующих одно слово , адресные счетчики 21, информационные входы которых подключены к соответствующим адресным входам 22, информационные формирователи 23 сигналов переполнени , входной регистр

2, входной информационный, регистр

25.

8. сдвиговом регистре 1 хран тс  отрезки слов информации (малоразр дные слова), из которых при считывании образуютс  полноразр дные слова информации. Отрезки слов информации в регистре сдвига представлены в виде определенной последовательности и хран тс  в сжатой форме так, что каждый очередной сжатый i-й отрезок слова отличаетс  от I-1-го отрезка значением одного разр да.

Так, например, в последовательности 0000110010111101 при объединении в ней по четыре разр да со сдви пом вправо на один разр д с охватом в общее кольцо будут расположены числа 0,1,3.6,12,9,2,5,11,7,15,1,13, 10,t,8.

Формирование уплотненной последовательности производитс  с помощью вычислительной машины по специальной программе.

Адресом отрезка слова  вл етс  . его номер в записи последовательности . Двоичные счетчики 21 адреса вы полнены с числом разр дов, равным г llogrj M g , где М - количество г.-раз,р дных отрезков слов, хран щихс  в регистре сдвига.

Количество адресных счетчиков 21, элементов И 20 третьей группы, триггеров k дополнительного регистра 3 элементов И 5 первой группы и элементов И 6 второй группы в устройстве определ етс  числом выбираемых С-разр дных отрезков слов q, образующих п-разр дное слово при считывании

.п q -р- .

Рациональное число счетчиков в устройстве с указанными элементами их обслуживани  определ етс  конкретным вариантом использовани  запоминающего устройства. Каждому полноразр дному слову информации по п разр дов в каждом слове соответствует определенный адрес, состо щий из г-разр дных групп по числу выбираемых отрезков слов, образующих одно слово.

Формирователи сигналов переполнени  счетчика адреса в простейшем случае представл ют собой дифференцирующие цепочки с усилител ми сигналов, формирующими импульсные сигналы вмомент перехода триггеров старших разр дов счетчиков адресов из состо ни  1 в О ,.

Входной информационный регистр 24 позвол ет уменьшить период обращени  к пам ти так как после выборки отрезка слова по. заданному г-разр дному адресу возможно считывание очередного отрезка слова, не ожида  восстановлени  исходного сбсто ни  содержимого сдвигового peгиctpa 1. Дальнейшее сокращение периода обращени  к пам ти достигаетс  за счет реверсивного изменени  направлени  перемещени  информации в регистре. сдвига. Дл  этого производитс  анализ старшего разр да адреса в каждом счетчике 21..

Единичному состо нию триггера старшего разр да счетчика адреса соответствуют старшие адреса в половине , хран щейс  в сдвиговом регистре

1 последовательности, а нулевому состо нию триггера старшего разр да счетчика адреса соответствуют младшие адреса в половине последовательности. В первом случае целесообразно направление перемещени  содержимого регистра 1 сдбига слева направо-,а во втором случае - в противоположном направлении.

0 Анализ содержимого триггеров старших разр дов счетчиков 21 адресов и реверсивное переключение перемещени  содержимого регистра 1 сдвига обеспечиваетс  с помощью .группы элементов

5 И 6, первого элемента ИЛИ J, третьего элемента ИЛИ k, триггера 8, элементов И 16-19.

Устройство работает следующим образом .

0 Перед обращением к запоминающему устройству сигналом по данным на вход 11 начальной установки устанавливаютс  в исходное (нулевое) состо ние адресные счетчики 21, триггеры

5 управл ющего регистра 3, сдвиго вый регистр 1, выходной информационный регистр 25 и триггер 8. .

При записи информации в устройство по информационному входу VO уплотненна  последовательность последовательным кодом заноситс  во входной информационный регистр 2, а через элемент ИЛИ Ik в сдвиговый регистр 1. Считывание подноразр дного слова

информации производитс  по заданному полноразр дному адресу, состо щему из г-разр дных групп, которые поступают по адресным шинам 22 и распредел ютс  по соответствующим

0 счетчикам 21 адресов (синхронизаци  момента занесени  адреса в счетчики адреса на чертеже не показана).

После поступлени  в устройство полноразр дного адреса считываемого

слова в шину 12 управлени  реверсом регистра сдвига подаетс  сигнал обращени  к пам ти, которым открываютс  по управл ющему входу элементы

И 18 и 19.

При исходном состо нии триггеров k управл ющего регистра 3 и триггера 8 удержи-ваетс  в открытом состо нии первый элемент И 20 третьей группы элементов, четвертый элемент И 19 и второй элемент И 17 при этом задаетс  перемещение информации в сдвиговом регистре 1 в направлении справа налево и разрешаетс  поступление тактовых импульсов на его второй вход и на счетный вход первого адресного счетчика 21. При нулевом состо нии триггера старшего разр да первого адресного счетчика 21 первый элемент И 6 второй группы будет закрыт, тогда три|- гер 8 останетс  в исходном состо нии при этом сохран етс  ранее установленное направление перемещени  содержимого сдвигового регистра 1. ,При единичном состо нии триггера старшего разр да первого адресного счетчика 21 первый элемент И 6 второй группы будет открыт, тогда первым тактовым импульсом, поступающим на счетный вход первого адресного счетчика 21 через открытый первый элемент И 20 третьей группы, первый элемент И 6 второй группы и первый элемент ИЛИ 7, устанавливаетс  в единичное состо ние триггер 8, при этом закрываютс  элементы И 19 и 17 и открываютс  элементы И 18 и 16 и устанавливаетс  перемещение информации в сдвиговом регистре 1 в направлении слева направб и разрешаетс  поступление тактовых импульсов на третий вход сдвигового регистра 1.По каждому тактовому импульсу, поступающему на тактовый вход 9 на счетный вход первого адресного счетчика ведетс  счет тактовых импульсов. Одновременно по каждому тактовому импул су производитс  сдвиг хран щейс  в сдвиговом регистре 1 последовательности на один разр д вправо или влево в заеисимости от состо ни  триггера 8. В момент.времени, когда код г-разр дного считываемого отрезг ка слова содержимого сдвигового регистра 1 находитс  в разр дах регист ра, имеющих выходы в соответствии с заданным адресом отрезка слова, происходит обнуление первого адресного счетчика 21, при этом его формироватрпк rtinnMMnvpT гигндп прпрппп- ( тель 23 формирует сигнал перепол нени  счетчика адреса, который устанавливает в. единичное состо ние первый триггер А управл ющего регистра 3. Одновременно этот сигнал поступает на управл ющий вход первой группы элементов И 5 и обеспечивает выборку 1-разр дного отрезка слова из регистра 1 сдвига и занесение его на первые разр дов выходного информационного регистра 25. Сигналом логической 1 с пр мого выхода первого триггера управл ющего регистра 3 открываетс  второй элемент И дополнительной группы элементов И 20, и сигналом переполнени  счетчика через элемент ИЛИ 13, элемент 15 задержки и схему 2 сравнени  производитс  перезапись информации из входного информационного регистра 2 в сдвиговый регистр 1 и установка в исходное состо ние (сброс) триггера 8. Сигналом логического О с(инверсного выхода первого триггера Ц управл ющего регистра 3 закрываетс  первый элемент И 20 третьей группы. Далее производитс  обработка второго г-разр дного адреса аналогичным образом, при этом в отличие от указанного в работе задействованы второй адресный счетчик 21, второй элемент И 20 третьей группы, второй элемент И 6 второй группы, формирователь 23 сигнала переполнени  второго адресного счетчика , второй триггер дополнительного управл ющего регистра 3- В результате тактовые импульсы подаютс  на второй адресный счетчик 21. Сформированный формирователем 23 второго адресного счетчика 21 сигнал переполнени  счетчика устанавливает в единичное состо ние второй триггер управл ющего регистра 3. поступает на управл ющий вход соответствуюдих элементов И 5 первой группы и обеспечивает выборку второго С разр дного отрезка слова по заданному адресу из сдвигового регистра 1 и занесение его на вторые v разр дов входного информационного регистра 25. после чего этим же сигналом через элемент ИЛИ 13 и элемент 15 задержки устанавливаетс  в исходное состо ние Триггера 8, а через схему 2 сравнени  вновь производитс  перезапись информации из входного информационного регистра 2Ц в сдвиговый регистр 1. Сигналом логической с пр мого выхода второго триггера ч управл ющего регистра 3 открываетс  Очередной (третий) элемент И 20 третьей группы, а сигналом логического О с инверсного выхода этого же триггера закрываетс  второй элемент И 20 третьей группы, тем самым запрещаетс  подача тактовых импульсов в предыдущие адресные счётчики 21, ,по адресам которых была произведена выборка отрезка слова по заданному очередному адресу отрезка слова последующего счетчика 21 адреса. После завершени  выборки последнего {-разр дного отрезка слова в

выходном информационном регистре 25 будет сформировано считанное из устройства п-разр дное слово, которое к моменту очередного обращени  к пам ти из выходного регистра передаетс  потребителю;

Таким образом, предлагаемое устР0ЙСТВО позвол ет производить считывание слов информации с числом разр дов п, кратным f-разр дным отрезком слов.

Так, например, при выборке четырехразр дных отрезков слов, можно формировать при считывании восьмиразр дные , двенадцатиразр дные или шестнадцатиразр дные слова информации .

Кроме того, устройство обеспечивает выборку слов переменного формата , в данном случае отдельные счетчики адресов из группы счетчиков и элементы, св занные с ними, в работе не задействуютс , при этом разр дность считанных слов уменьшаетс  дискретами по С разр дов.

Техни-ческий эффект от использовани  предлагаемого устройства в отличие от известного заключаетс  в упрощении устройства за счет уменьшени  числа элементов пам ти при хранении в нем одного и того же объема информации .

Claims (3)

1. Патент Великобритании № Й71071 кл. G 11 С 19/00, 1977.

2.Вопросы радиоэлектроники,ceри  ВТ,, 1975, вып. 1, с. ii5.

3. Авторское свидетельство СССР .№ , кл. G 11 С 19/00, 197 (прототип).