SU1322256A1 - Устройство дл сортировки информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки информации . Цель изобретени  - повышение быстродействи . Устройство дл  сортировки информации содержит генератор 1 импульсов, коммутатор 2, счетчики 3 и 4, блоки 5 и 6 пам ти, группу 7 элементов И , первый 8 и второй 9 элементы И, элемент ИЛИ 10, триггер 11, входы 12-17, выходы 18. Выход генератора 1 импульсов соединен с синхровходом триггера 1I, работающим по заднему фронту. Инверсный выход триггера 1I соединен с вторым входом элемента И 9. Блоки 5 и 6 пам ти - одноразр дные. Максимальное количество сортируемой информации 2 -т разр дных слов. При этом счетчик 3 считает до 2, счетчик 4 - до 2f(). На входы 12 и 13 поступают соответственно младшие k и старшие 1 разр дов т-разр дного числа (). Сущность изобретени  заключаетс  в формировании во втором блоке пам ти признака записи в массив информации. Во врем  считьшани  информации при отсутствии этого признака осуществл етс  переключение адресов первого блока пам ти, мину  незаполненный сортируемой информацией массив. Изобретение позвол ет повысить быстродействие сортировки информации . 2 ил. (Л

Description

13

Изобретение относитс  к вмчисли тельной технике и может быть использовано в сист емах обработки информации .

ЦелГ) изобретени  - повышение быст- родействи  устройства.

На фиг. приведена функциональна  схема ycTpoficTBa; на фиг. 2 - временна  диаграмма работы устройства в режиме считывани .

Устройство дл  сортировки информации содержит генератор I импульсов, коммутатор 2, счетчики 3 и 4, блоки 5 и 6 пам ти, группу 7 элементов И, первый 8 и второй 9 элементы И, эле- мент ИЛИ 10, триггер II, ВХОДЕ. младших 12 и старших 13 разр дов сортируемого числа, вход 14 разрешени  записи, входы 15 и 16 задани  режима , тактовый вход 17, вы:чоды 18.

Коммутатор 2 открыт по первым входам при поступлении на т1равл юиц1й вход 5 уровн  логического пул  и по вторым входам при поступлении уровн  логической единицы. Управление блоками 5 и 6 пам ти поступает с выхода коммутатора 2 и элемента И 8 и организовано дл  БИС пам ти статического типа (например, серий 132, 541 и т.п.).

Дл  записи информации подают сиг- папы на входы записи и выборки, а дл  считывани  информации - только на вход выборки К эисталла, На адресные входы блока 5 пам ти поступают сигналы с выходов счетчиков 3 и 4. Совме- стна  работа счетчиков 3 и 4 (в счетном режиме } организована посредством св зи выхода nepeffoca счетчика 3 и счетного входа счетчика 4 (через элемент ИЛИ 10). Яа выходы элементов И группы элементов И постуггает содержимое счетчиков 3 и 4 только при наличии единичного уровн  на выходах блоков 5 и 6 пам ти.

Максимальное количество сортируемой информации 2 m разр дных слов.

т П

При этом счетчик 3 считает до / , счетчик 4 - до 2 ). На входы 12 и 13 поступают соответстненно млад шие k и старшие 1 разр дов т-разр д- ного числа (m k-t-l) .

Устройство работает в трех режимах

Режим очистки пам ти. По сигналу начальной установки (не приведен) сче.тчики 3 и 4 устанавливаютс  в нулевое состо ние, на выходе триггера 11 устанавливаетс  нулевое состо ние. На входе 14 устанавливаетс  уровень

5

2

О

5 0

5

5

д

562

логического нул , разрешающий работу счетчиков 3 и 4 в счетном режиме. На входах 15 и 16 устанавливаетс  уровень логической единицы, определ ю1ций режим записи блоков 5 и 6 пам ти по сигналам с выхода генератора 1 импульсов . С выхода генератора 1 импульсов поступает 2 импульсов, которые проход т через коммутатор 4, записьша- ют нули, наход щиес  в информационном входе блоков 5 и 6 по всем адресам блоков 5 и 6 пам ти.

Режим сортировки информации. На входе 14 устанавливаетс  уровень логической единицы, разрешающий работу счетчиков 3 и 4 в режиме параллельного приема 1нформа1 у1и. На входе 16 устанавливаетс  уровень логической единицы , определ ющий режим записи в блоки 5 и 6 пам ти. На входе 15 уста- навливаетс  уровень логического нул , разрешающий прохождение через комму- laTop 2 сигналов по тактовому вхо- ду 17.

По входам 12 и 13 поступает сортируема  информаци , k младших разр дов - по входам 12, а 1 старших - по входам 13. С каждой сортируемой информацией поступает сигнал по тактовому входу 17, формирующий сигналы записи и выборки блоков 5 и 6 пам ти, После поступлени  всей сортируемой информации по всем соответствующим адресам блока 5 пам ти записаны единичные потенциалы, а в блоке 6 пам ти записаны единичные потенциалы по- адресам, определ ющимс  старшими разр дами сортируемой информации.

Режим считывани  информации. На входах 14 и 16 устанавливаетс  уровень логического нул , определ ющий режим работы счетчиков 3 и 4 в счетном режиме и режим считьшани  блоков 5 и 6 пам ти. На входе 15 устанавливаетс  уровень логической единицы, на выходе триггера I1 устанавливаетс  уро- вемь логического нул .

С выхода генератора I импульсов поступают импульсы, начина  с единичного уровн  (фиг. .2а, ) , с блоков 5 ti 6 пам ти происходит считывание и правильна  информаци  по вл етс  через врем  f,/ (фиг. 2б) . При считывании нулевой информации с блока 6 пам ти (фиг. 2б) в момент времени t происходит ее запись в триггер 11, на его инверсном выходе присутствует уровень логическор единицы (фиг.2в.

3132

), который разрешает формирование (фиг. 2г, t, ) сигнала, который увеличивает содержимое счетчика 4 на +№ и сбрасывает в нулевое состо ние счетчик 3. Аналогично происходит работа устройства в моменты времени tj-t, (фиг. 2).

Таким образом, при считывании нулевой информации с блока 6 пам ти происходит увеличение адреса считывани  блока 5 не на 1, а на 2 . При считьшании единичной информации с блока 6 пам ти на выходе триггера 11 устанавливаетс  сигнал логического нул  (фиг. 2в, tp на выходе элемента И 9 - нулевой уровень, счетчик 3 работает в счетном режиме. После перебора 2 адресов с блока 5 пам ти счетчик 3 формирует сигнал переноса (фиг. 2д, t), который увеличивает содержимое счетчика 4 на +1, и работа устройства продолжаетс . Выдача информации на выход происходит при наличии единичной информации на вьрсодах блоков 5 и 6 пам ти.

Claims (1)

1. Формула изоб ретени 

   Устройство дл  сортировки информации , содержащее генератор импульсов, первый счетчик, первый блок пам ти, группу элементов и, причем выход генератора импульсов соединен со счетным входом первого счетчика и первым информационным входом коммутатора , второй информационный и управл ющий входы которого  вл ютс  соответственно тактовым входом и первым входом задани  режима устройства, входы младших разр дов сортируемого числа устройства соединнеы с информа- ционньпчи входами первого счетчика, вход управлени  записью которого подключен к входу разрешени  записи устройства и информационному входу первого блока пам ти, входы младших

   2364

   разр дов адреса которого соединены с выходами разр дов первого счетчика и первыми входами элементов И младгаих разр дов группы, вторые входы элементов И группы соединены с выходом первого блока пам ти, а выходы  вл ютс  выходами младших разр дов отсортированного числа устройства, отличающеес  тем, что, с целью

   повышени  быстродействи , в него введены второй счетчик, второй блок пам ти , элемент ИЖ, два элемента И и триггер, инверсный выход которого соединен с первым входом первого эле5 мента И, второй вход которого подключен к синхровходу триггера и выходу генератора импульсов, а выход соединен с входом установки в ноль первого счетчика и первым входом элемента

   0 ИЛИ, второй вход которого подключен к выходу переполнени  первого счетчика , а выход соединен со счетным входом второго счетчика, вход управлени  записью которого соединен с

   5 входом разрешени  записи устройства и инофрмационным входом второго блока пам ти, вход разрешени  выборки которого объединен с входом разрешени  выборки первого блока пам ти и под0 ключен к выходу коммутатора и первому входу второго элемента И, второй вход которого  вл етс  вторым входом задани  режима устройсгва, а выход соединен с входами разрешени  записи

   35 блоков пам ти, входы старших разр дов сортируемого числа устройства соединены информационными входами второго счетчика, выходы разр дов которого соединены с входами старших разр дов

   40 адреса первого блока пам ти, адресными выxoдaJ и второго блока пам ти и первыми входами элементов И старших разр дов, третьи входы элементов И группы подключены к вькоду второго

   45 блока пам ти и информационному входу триггера.

   Фиг 2