SU1711205A1

SU1711205A1 - Устройство дл преобразовани изображений объектов

Info

Publication number: SU1711205A1
Application number: SU894741225A
Authority: SU
Inventors: Юрий Андреевич Лысенко; Сергей Александрович Елманов; Николай Анатольевич Бурындин
Original assignee: Научно-исследовательский институт телевизионной техники "Электрон"
Priority date: 1989-09-25
Filing date: 1989-09-25
Publication date: 1992-02-07

Abstract

Изобретение относитс к автоматике, в частности к устройствам дл преобразовани изображений объектов, и может быть использовано дл предварительной обработки изображений объектов. Целью изобретени вл етс сокращение аппаратурных затрат. Дл достижени цели обеспечиваетс коммутаци информации на адресных входах блоков пам ти и на входе данных второго блока пам ти, организуетс обмен информацией между первым и вторым блоками пам ти, своевременное обнуление второго блока пам ти и формиро- в,ание соответствующих управл ющих сигналов . Это достигаетс путем введени в устройство дл преобразовани изображений объектов, содержащее коммутатор, два блока пам ти, два сумматора, регистр и распределитель импульсов, содержащий элемент НЕ, три элемента И и элемент ИЛИ. второго элемента НЕ, счетчика и двух элементов задержки. 2 ил. (Л

Description

Изобретение относитс к автоматике и может быть использовано дл предварительной обработки изображений объектов.

Целью изобретени вл етс упрощение устройства.

«

На фиг.1 приведена функциональна схема устройства; на фиг.2 - схема распределител импульсов.

Устройство содержит коммутатор 1, первый 2 и второй 3 блоки пам ти, первый 4 и второй 5 сумматоры, регистр 6, распределитель 7 импульсов. На фиг.1 также показаны информационный вход 8 устройства, вход 9 кадровых синхроимпульсов, вход 10 синхроимпульсов, выход 11 устройства.

Распределитель 7 импульсов содержит счетчик 12, элементы НЕ 13 и 14, элементы И 15, 16 и 17, элемент ИЛИ 18 и элементы 19 и 20 задержки.

Устройство работает следующим образом .

В промежутке между кадровыми гас щими импульсами цифровой k-разр дный код сигнала с информационного входа 8 устройства поступает на второй вход коммутатора 1, на управл ющий вход которого поступает сигнал, равный единице, с первого выхода распределител 7 импульсов. С выхода коммутатора 1 код значени текущего отсчета сигнала поступает на адресные входы блоков 2 и 3 пам ти.

На управл ющий вход блока 2 пам ти поступает значение сигнала с четвертого выхода распределител 7 импульсов. Таким образом, в промежутке времени между кадровыми гас щими импульсами на управл ющий вход блока 2 пам ти сигналы записи не поступают и блок 2 пам ти работает в режиме считывани . В чейках блока 2 паГО

о ел

м ти хран тс соответствующие значени функции преобразовани изображени , построенной на основе анализа гистограммы предшествующего кадра, и преобразованное значение сигнала с выхода блока 2 пам ти поступает на выход 11 устройства. Параллельно код текущего отсчета сигнала поступает на адресный вход блока 3 пам ти, на выходе которого формируетс значение содержимого соответствующей чейки пам ти . Затем оно увеличиваетс на единицу в сумматоре 5, поступает на вход данных блока 3 пам ти и записываетс в него по тому же адресу с приходом очередного импульса сигнала на управл ющий вход блока 3 пам ти. Далее на адресных входах блоков

2и 3 пам ти формируетс значение следующего отсчета сигнала и начинаетс следующий такт работы устройства. На тактовый вход регистра 6 импульсы не поступают, а на его вход сброса в ноль поступает значение логической 1 с первого выхода распределител 7 импульсов. Поэтому содержимое регистра 6 в промежутке между кадровыми гас щими импульсами равно нулю. Таким образом, перед началом кадрового импульса в блоке 3 пам ти формируетс гистограмма распределени уровней значений сигнала текущего кадра изображени .

С приходом текущего гас щего кадрового импульса на управл ющем входе коммутатора 1 формируетс значение логического О с первого выхода распределител 7 импульсов. С второго выхода распределител 7 импульсов на первый вход коммутатора 1 поступает номер такта работы устройства (0,1,2...N-1), начина с времени прихода текущего гас щего кадрового импульса, который затем поступает на адресные входы блоков 2 и 3 пам ти. В блоке 3 пам ти считываетс значение, содержащеес в его соответствующей чейке, которое затем суммируетс с содержимым регистра 6 и записываетс в регистр 6. При этом импульсы на тактовый вход регистра 6 поступают третьего выхода распределител 7 импульсов, а на вход сброса регистра 6 поступает значение логического О с первого выхода распределител 7 импульсов. На вход сброса в ноль сумматора 5 с входа кадровых гас щих импульсов устройства поступает значение логической 1 и сумматор сбрасываетс в нуль, т.е. на его выходе формируетс нулевой код, который затем поступает на вход данных блока 3 пам ти. После того как на входах блоков 2 и

3пам ти сформировались соответствующие значени , на их управл ющие входы поступают импульсы с четвертого и п того

выходов распределител 7 импульсов. Таким образом, по окончании N-ro такта работы , со времени начала текущего гас щего кадрового импульса, в блоке 2 пам ти фор мируютс значени функции преобразовани дл следующего кадра изображени , а блок 3 пам ти обнулен. На прот жении последующих тактов работы (начина с (N+1)- го) во врем текущего гас щего кадрового

0 импульса значение адреса на втором выходе распределител 7 импульсов не мен етс , не поступают импульсы на управл ющие входы блоков 2 и 3 пам ти. Они работают только в режиме чтени , и их содержимое

5 не мен етс .

По окончании текущего гас щего кадрового импульса в блоке 2 пам ти записана функци преобразовани текущего кадра изображени , блок 3 пам ти обнулен и готов

0 к формированию гистограммы нового текущего кадра изображени .

Claims

Формула изобретени Устройство дл преобразовани изо- бражений объектов, содержащее коммута5 тор, первый и второй блоки пам ти, первый и второй сумматоры, регистр и распределитель импульсов, содержащий первый элемент НЕ, первый, второй и третий элементы И и элемент ИЛИ, причем первый информа0 ционный вход коммутатора вл етс информационным входом устройства, выход коммутатора соединен с адресными входами блоков пам ти, выход первого сумматора соединен с входом регистра, выход которо5 го соединен с первым входом первого сумматора , выход второго сумматора соединен с входом данных второго блока пам ти, о т- личающеес тем, что, с целью упрощени , в распределитель импульсов введены

0 второй элемент НЕ, счетчик и первый и второй элементы задержки, причем выход второго блока пам ти соединен с вторым входом первого сумматора и с первым входом второго сумматора, второй вход второго

5 сумматора вл етс входом логической 1 устройства, вход сброса в ноль второго сумматора вл етс входом кадровых синхроимпульсов устройства, выход регистра соединен с входом данных первого блока

0 пам ти, выход которого вл етс выходом устройства, вход первого элемента НЕ соединен с первым входом первого элемента И и вл етс входом кадровых синхроимпульсов устройства, выход первого элемента НЕ

5 соединен с первым входом второго элемента И, с входом сброса в ноль счетчика, с входом сброса в ноль регистра и с управл ющим входом коммутатора, второй информационный вход которого соединен с информационным выходом счетчика, выход

переноса которого соединен с входом второго элемента НЕ, выход которого соединен с первым входом третьего элемента И и входом разрешени работы счетчика, второй вход первого элемента И соединен с вторым входом второго элемента И и вл етс входом синхроимпульсов устройства, выход первого элемента И соединен с син- хровходом счетчика и вторым входом третьего элемента И, выход которого соединен с

0

первым входом элемента ИЛИ, входом первого элемента задержки и с синхровходом регистра, выход первого элемента задержки соединен с управл ющим входом первого блока пам ти, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого соединен с входом второго элемента задержки, выход которого соединен с управл ющим входом второго блока пам ти.

КСЦ

КСЦ

фЈ/2. 1.

фиг. 2.