RU1777152C - Устройство дл определени заданной ординаты коррел ционной функции - Google Patents

Abstract

Сущность изобретени  заключаетс  в вычислении произведений ординат входных выборок с помощью многократного суммировани . Устройство срдержит три буферных регистра (1, 2, 9), два преобразовател  кода(3 и 4), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

Description

(Л

С

ФигЛ

Изобретение относитс  к вычислительной технике и может быть использовано дл  коррел ционного анализа непрерывных случайных процессов.

Целью изобретени   вл етс  упрощение устройства и снижение аппаратурных затрат.

За вл емое устройство осуществл ет определение ординат коррел ционной функции в соответствии с алгоритмом

X );

V,

где Kxy{in At)- взаимокоррел ционна  функци  процессов Ј{t), y(t);

N - число отсчетов;

К -1,2... N;

L- максимальна  задержка;

m-1,2... L

На фиг. 1 представлена блок-схема за вл емого устройства; на фиг. 2 - один из возможных вариантов построени  распределител  импульсов; на фиг. 3 приведена временна  диаграмма работы коррел тора при , на фиг. 4 показан пример работы счетчика при , .1махс 16.

Предлагаемый коррел тор содержит первый и второй буферные блоки К и 2, регистр старших разр дов 3, преобразователь пр мого кода в дополнительный 4, схему ИСКЛЮЧАЮЩЕЕ ИЛИ 5, мультиплексор

6,блок пам ти 7, сумматор 8, третий буферный регистр 9, счетчик 10, ключ 11, генератор тактовых импульсов (ГТИ) 12. распределитель импульсов 13 и коммутатор 14. Информационные (знаковые и кодовые) входы первого и второго буферных регистров 1 и 2  вл ютс  входами коррел тора, кодовый выход первого буферного регистра соединен с первым информационным входом мультиплексора 6 и через преобразователь пр мого кода в дополнительный 4 -- с вторым информационным входом мультиплексора б, выход которого соединен с первым входом сумматора 8, второй вход которого соединен с выходом блока пам ти

7.а выход через третий буферный регистр 9 соединен с информационным входом блока пам ти 7, знаковые выходы первого и второго буферных регистров 1 и 2 соединены с входами схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 5, выход которой соединен с управл ющим входом мультиплексора б, кодовый выход второго буферного регистра 2 соединен через регистр старших разр дов 3 с входом начальной установки счетчика 10, выход ко

торого соединен с первым управл ющим входом ключа 11, выход генератора тактовых импульсов 12 подключен к счетному входу счетчика 10, к входу синхронизации

5 распределител  импульсов 13 и через ключ 11 - к входу задани  рабочего интервала распределител  импульсов 13. Вход коммутатора 14 соединен с выходом блока пам ти 7, а выход  вл етс  выходом коррел тора в

10 целом. Первый выход 15 распределител  импульсов 13 соединен с управл ющим входом считывани  блока пам ти 7, второй выход 16 - с управл ющим входом записи третьего буферного регистра 9, третий вы15 ход 17-суправл ющим оходом записи блока пам ти 7, четвертый выход 18 с управл ющими входами первого и второго буферного регистров 1 и 2, п тый выход 19 - с управл ющими входами регистра стар20 ших разр дов 3 и преобразовател  пр мого кода в дополнительный 4, шестой выход 20 -с вторым управл ющим входом ключа 11, седьмой выход 21 - с управл ющим входом счетчика 10, восьмой выход 22 - с управл 25 ющим входом коммутатора 14 и дев тый выход 23 - с входом обнулени  третье/о буферного регистра 9./

Один из возможных вариантов построени  распределител  импульсов 13 приве30 деи на фиг, 2. Распределитель импульсов состоит из элементов задержки 24-29, схем ИЛИ 30 и 31, делител  импульсов 32, счетчика цикла 33, выходных формирователей 34-42. Выходные формирователи предназ35 начены дл  формировани  управл ющих сигналов с необходимыми параметрами.

Значение lj определ етс  уровнем сигнала y(k+m) A t и находитс  в пределах 0 j iMaKc. Необходимую точность определе40 ни  коррел ционной функции можно обеспечить даже при небольшом значении макс, при этом погрешность можно значительно уменьшить, если сигнал y(k+m) At будет кодирован нелинейно, а закон нели45 мейности поставить в зависимость от закона распределени  значений входного сигнала 4. При этом устройство несколько упроститс  за сче г уменьшени  числа разр дов , а также увеличитс  быстродействие ус50 тройства, Загрублемие входного сигнала, а также преобразование линейного кода сигнала y(k+m) At в нелинейный выполн ет регистр старших разр дов 3.

За вленное устройство работает следу55 ющим образом.

Отсчеты входных сигналов Д t и y(k+m) At поступают на информационные аходы первого и второго буферных регистре 1 и 2, при этом код, .соответствующий

.V

.vo сводных ci г,л; oi, лостумаег на кодовое входы, а ипфоцмацк;, о входных сигналов поступает на знаковые входы буферных регистров 1 и 2.

Импульсы ГТИ 12, поступающие из вход синхронизации распределител  импульсов 13, дел тс  в распределителе импульсов 13 в макс раз после чего выходной сигнал с четвертого выхода 18 распределител  импульсов 13 поступает на управл ющие входы itpcoro и второго буферных регистров 1 и 2 и отсчеты входных сигналов записываютс  в буферные регистры 1 и 2. Выходной сигнал с п того выхода 19 оаспределител  импульсов 13, задержанный по отношению к сигналу с четвертого выхода на врем  т з , запускает регистр старших разр дов 3 и преобразователь пр мого кода в дополнительный 4. По окончании преобразовани  сигнала в регистре старших разр дов 3 значение CHI чала y(k+m) Atj записываетс  в счетчик 10. Командой на запись  вл етс  выходной сигнал с седьмого выхода 21 распределител  импульсов 13, задержанный по отношению к сигналу с четвертого выхода 18 на врем  . Одновременное сигналом с седьмого выхода 21 сигнал с шестого выхода 20 распределител  импульсов 13 поступает на второй управл ющий вход ключа 11 и открывает его, после чего импульсы ГТИ 12 начинают поступать и на вход задани  рабочего интервала распределител  импульсов управлени  13.

Информаци  о знаках входных сигналов со знаковых выходов первого и второго буферных регистров 1 и 2 поступает на схему ИСКЛЮЧАЮЩЕЕ ИЛИ 5, управл емую мультиплексором 6. В случае совпадени  знаков входных сигналов через мультиплексор 6 на первые входы сумматора 8 поступает отсчет сигнала At в пр мом коде, в случае несовпадени  - в дополнительном. Этот отсчет суммируетс  с содержимым блока пам ти 7, поступающим на второй вход сумматора 8, Командой на считывание сигнала из блока пам ти 7  вл етс  импульс , поступивший с выхода ГТИ 12 через открытый ключ 11 на вход задани  рабочего интервала распределител  импульсов 13 и по вившийс  на его первом выходе 15. Далее сигнал с второго выхода 16 распределител  импульсов 13, задержанный на врем  т по отношению к сигналу на первом выходе 15, поступает на управл ющий вход записи третьего буферного регистра 9, и выходной сигнал сумматора 8 записываетс  в третий буферный регистр 9. После этого по сигналу с третьего выхода 17 распределител  импульсов 13, задержанному по отноше i n ксигмал 1 на первом пшхолг 1Г нл а г 2 . ссдеру имо третье; j буферного ре г и стра 9 переписываетс  в блок пам ти 7 вместо прежнего значени .

Этот же импульс ГТИ 12 поступает на

счетный вход счетчика 10 и уменьшает значение записанного туда кода на единицу. При следующем импульсе ГТИ 12 операци  суммировани  повтор етс . Когда содержимое счетчика 10 станет равным нулю, после I. суммирований отсчета сигнала k At, выходной сигнал счетчика 10 закрывает ключ 11 и импульсы ГТИ 12 не проход т на вход задани  рабочего интервала распределител  импульсов 13. Таким образом, каждый отсчет сигнала суммируетс  с содержимым блока пам ти некоторое число раз в зависимости от значени  сигнала yt(kt-m) At.

После каждых макс импульсов ГТИ 12

цикл повтор етс , т.е. происходит многократное суммирование очередного отсчета входного сигнала.

Сумматор 8 работает без внешней синхрониззции , его выходные сигналы измен ютс  по мере изменени  входных. Выборка выходных сигналов сумматора 8 в нужные моменты времени осуществл етс  синхронизацией последующих узлов. После N циклов многократного суммировани  отсчетов сигнала At (где N определ ет усреднение во времени) сигнал с восьмого выхода 22 распределител  импульсов 13 подает команду на включение коммутатора 14. Одновременно с первого выхода 15 поступает команда считывани  из блока пам ти 7. Полученное результирующее значение коррел ционной функции поступает на выход коррел тора. Число N необходимо выбирать

таким, чтобы операци  делени  полученного результата сводилась к считыванию старших разр дов.

Далее выходной сигнал на дев том выходе 23 распределител  импульсов 13, задержанный на врем  rs по отношению к сигналу на восьмой выходе 22, подает команду на обнуление третьего буферного регистра 9. после чего нулевые значени  переписываютс  в блок пам ти 7 по команде с третьего выхода 17 распределител  импульсов 13, задержанной по отношению к выходному сигналу на дев том выходе 23 на врем  г е . Коррел тор готов к вычислению очередного значени  коррел ционной функции .

Импульсы ГТИ 12, поступающие через ключ 11 на вход задани  рабочего интервала распределител  импульсов 13, проход т нз первый выход 15 через схему ИЛИ 30 и

выходной формиропэтель 34, на второй выход 16 - через элемент задержки 24 с временем з.адержки г i и выходной формирователь 35 и на третий выход 17 - через элементы задержки 24 и 25 с временем задержки г ч , г 2 соответственно, схему ИЛИ 31 и выходной формирователь 36. Импульсы ГТИ 12, поступающие на -вход синхронизации распределител  импульсов 13, поступают на делитель импульсов 32 с коэффициентом делени  1Макс- С выхода делител  импульсов 32 импульсы прохо- д т на четвертый выход 18 через выходной формирователь 37, на п тый выход 19 - через элемент задержки 26 с временем задержки тз и выходной формирователь 38, на шестой выход 20 - через элементы задержки 27 с временем задержки г 4 и выходной формирователь 39, на седьмой выход 21 - через элементы задержки 27 и выходной формирователь 40, а также на вход счетчика цикла 33 с коэффициентом пересчета N. С выхода счетчика цикла 33 импульсы проход т на восьмой выход 22 через выходной формирователь 41. на первый выход 15 - через схему ИЛИ 30 и выходной формирователь 34, на дев тый выход 23 - через -элемент задержки 28 с временем задержки г s и выходной формирователь 42 и на третий выход 17 - через элементы задержки 28 и 29 с временем задержки г 5 , т в соответственно , схему ИЛИ 31 и выходной формирователь 36.

Как следует из описани  за вл емого устройства, оно проще прототипа и обеспечивает снижение аппаратурных затрат.

Claims (1)

1. Формула изобретени  Устройство дл  определени  заданной ординаты коррел ционной функции, содержащее первый и второй буферные регистры, информационные входы которых  вл ютс  входами устройства, блок пам ти, выход которого соединен с первым входом сумматора ,мультиплексор,счетчик, преобразователь пр мого кода в дополнительный , третий буферный регистр, коммутатор и распределитель импульсов, отличающеес  тем, что, с целью упрощени  и снижени  аппаратурных затрат, в

   него введены генератор тактовых импульсов , регистр старших разр дов, ключ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом знаковые выходы первого и второго буферных регистров через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с управл ющим входом мультиплексора, кодовый выход первого буферного регистра соединен с первым информационным входом мультиплексора и через преобразователь пр мого

   кода в дополнительный - с вторым информационным входом мультиплексора, выход которого соединен с первым входом сумматора , выход которого через третий буферный регистр соединен с информационным

   входом блока пам ти, выход которого соединен с вторым входом сумматора и через коммутатор - с выходом устройства, кодовый выход второго буферного регистра через регистр старших разр дов соединен с

   входом начальной установки счетчика, выход генератора тактовых импульсов соединен с вычитающим входом счетчика, с входом синхронизации распределител  импульсов и через ключ - с входом задани 

   рабочего интервала распределител  импульсов , первый выход которого соединен с входами записи первого и второго буферных регистров, второй выход - с входами синхронизации преобразовател  кода пр мого в дополнительный и регистра старших разр дов,третий выход - с входом записи счетчика, четвертый выход - с первым управл ющим входом ключа, второй управл ющий вход которого соединен с выходом

   0 -обнулени  счетчика, п тый и шестой выходы распределител  импульсов соединены с входами соответственно считывани  и записи блока пам ти, седьмой и восьмой выходы - с входами записи и обнулени  третьего

   5 буферного регистра, а дев тый выход - с управл ющим входом коммутатора.

   «

   3

   -i

   ЗВШЬ