SU1686433A1 - Многоканальное устройство дл вычислени модульной коррел ционной функции - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  статистического анализа случайных процессов в реальном времени. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет реализации скольз щего вычислени  функции коррел ции . Устройство содержит блок 1 преобразовани  аналог-временной интервал , синхронизатор 2, группу 3 регистров сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и блоки пам ти 5, счетчик 6. В состав блока 1 вход т счетчик 7, цифроаналоговый преобразователь 8, компараторы 9 и 10, а в состав синхронизатора - генератор импульсов 11, элементы И 12, 13, делитель частоты 14 и триггер 15. 1 ил.

Description

О 00 CN 4 00 00

Изобретение относитс  к вычислительной технике, предназначено дл  статистического анализа случайных процессов путем скольз щего вычислени  модульной функции авто- и взаимокоррел ции и может быть использовано в качестве приемника шумоподобных сигналов.

Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  скольз щего вычислени  взаимокоррел ционной функции.

На чертеже приведена структурна  схема устройства.

Устройство содержит блок 1 преобразовани  аналог-временной интервал, синхронизатор 2, группу 3 регистров сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ А и блок 5 пам ти, счетчик 6. В состав блока 1 преобразовани  аналог-временной интервал вход т счетчик 7, цифроаналоговый преобразователь (ЦАП) 8, компараторы 9 и 10. В состав синхронизатора 2 вход т генератор 11 тактовых импульсов, элементы И 12, 13, делитель 14 частоты и триггер 15.

Устройство работает следующим образом .

Один цикл работы устройства включает в себ  два режимных интервала - записи и чтени , устанавливаемые состо нием триггера 15 синхронизатора 2. В режиме записи триггер 15 находитс  в нулевом состо нии и единичный потенциал на его обратном выходе переводит блок 5 пам ти всех каналов в режим записи-, а также открывает элемент И 13, через который импульсы, формируемые на выходе генератора 11, поступают на тактовые входы группы 3 регистров сдвига. Одновременно выходные импульсы генератора 11 поступают на тактовый вход r-разр дного счетчика 7 блока 1, обеспечива  формирование пилообразного напр жени  на выходе ЦАП 8. В результате на выходах компараторов 9 и 10 формируютс  временные интервалы xi и yi соответственно , длительности которых пропорциональны амплитудам сигналов x(t) и y(t) на входах устройства, На выходах 2г-разр дных регистров сдвига в j-м канале формируютс  отсчеты xi-j входного сигнала, сдвинутые на J тактов, которые поступают на вторые входы соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, на объединенные вторые входы которых поступает сигнал yi с выхода второго компаратора 10. Синхронное тактирование работы группы 3 регистров сдвига и счетчика 7, управл ющего ЦАП 8 и блоками 5 пам ти, обеспечивает формирование на выходе j-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (,...,N) временного интервала с длительностью, пропорциональной абсолютной разности jxhj-yii, который зафиксируетс  в 2Г  чейках J-ro блока 5 пам ти.

Таким образом, после прихода на тактовые входы счетчика 7 и регистров сдвига 2Г

импульсов с выхода генератора 11 в устройство реализуетс  получение по одному отсчету xi, yi входных сигналов x(t) и y(t), a также фиксаци  в блоке 5 j-ro канала одного значени  xi-j-yi|.

0 После заполнени  счетчика 7 2Г импульсами на его выходе переполнени  формируетс  короткий импульс, перевод щий тритер 15 в единичное состо ние, что соответствует окончанию интервала записи в

5 данном цикле работы устройства и переводу вычислител  в режим считывани . Изменение потенциалов на выходах триггера 15 открывает элемент 12, за счет чего тактовые имгульсы проход т на вход mxr-разр дного

0 делител  14 частоты, m log2n. Подключение входа адресного счетчика 6 к выходу старшего разр да счетчика 7 обеспечивает формирование на каждом из N выходов блоков 5 п абсолютных разностей|xi-j-yi|, образую5 щих значени  модульной функции. Формированием на выходе делител  14 частоты короткого импульса, который переводит триггер 15 в нулевое состо ние, начинаетс  новый аналогичный цикл работы устройст0 ва. При этом код адреса, установленный на выходах счетчика 6, за счет его полного пересчета на интервале считывани  позвол ет записать новые значени  абсолютных разностей в  чейки всех блоков 5, зан тые зна5 чени ми jxi-j-yi |, которые получены за п+1 циклов до текущего момента. Таким образом , в устройстве обеспечиваетс  определе- ние и вывод значений статистической бценки после получени  каждого отсчета

0 входных сигналов, т. е реализован алгоритм скотьз щего вычислени  модульной функции .

Claims (1)

1. Формула изобретени  Многоканальное устройство дл  вычис5 лени  модульной коррел ционной функции, содержащее группу регистров сдвига, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, синхронизатор , счетчик, причем первый выход синхронизатора соединен с тактовыми вхо0 дами регистров сдвига группы, информационный вход каждого регистра сдвига группы, кроме первого, соединен с выходом предшествующего регистра сдвига группы, отличающеес  тем, что, с целью

   5 расширени  функциональных возможностей за счет обеспечени  скольз щего вычислени  взаимокоррел ционной функции, в него дополнительно введены группа блоков пам ти и блок преобразовани  аналог- временной интервал, состо щий из двух

   компараторов, цифроаналогового преобразовател  и счетчика, причем первые входы первого и второго компараторов  вл ютс  соответственно первым и вторым информационными входами устройства, вторые входы первого и второго компараторов соединены с выходом цифроаналогового преобразовател , группа разр дных входов которого соединена с группой разр дных выходов счетчика, счетный вход которого соединен с вторым выходом синхронизатора , выход Равно первого компаратора соединен с информационным входом первого регистра сдвига группы, третий выход синхронизатора соединен с входами управлени  записью-считыванием блоков пам ти группы, выходы регистров сдвига группы соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы котфых соединены с

   выходом Равно второго компаратора блока преобразовани  аналог-временной интервал , выход переполнени  счетчика блока преобразовани  аналог-временной интервал соединен с входом задани  временного параметра синхронизатора, группа разр дных выходов счетчика блока преобразователей аналог-временной интервал соединена с группой входов младших разр дов адреса

   блоков пам ти группы, выход старшего разр да счетчика блока преобразовани  аналог- временной интервал соединен со счетным входом счетчика, группа разр дных выходов которого соединена с группой входов старших разр дов адреса блоков пам ти группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с информационными входами соответствующих блоков пам ти группы , выходы которых образуют группу

   выходов устройства.