SU1236541A1 - Устройство дл отображени информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  отображени  телевизионной и других видов информации. Цель изобретени  - повышение быстродействи . Устройство содержит блоки пам ти, преобразователи кодов, регистры первой и второй групп, распределители импульсов, коммутаторы, мультиплексор, блок индикации, блок управлени  и синхронизации, три счетчика, сумматоры, 6 ил. ГчЭ со О) ел 4

Description

Изобретение относитс  к вычислительной технике, радиотехнике и технической физике и может быть использовано дл  отображени  телевизионной и других видов информации .

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 представлена блок-схема устройства дл  отображени  информации; на фиг. 2 - диаграммы напр жений в различных блоках устройства в режиме записи информации; на фиг. 3 - диаграммы напр жений в различных блоках устройства в режиме считывани  информации; на фиг. 4- схема записи отсчетов видеосигнала в блоки пам ти в разных периодах повторени  видеосигнала; на фиг. 5 - возможна  реализаци  блока индикации; на фиг. 6 - возможна  реализаци  блока управлени  и синхронизации .

Устройство содержит блоки 1 пам ти, преобразователи 2 кодов, регистр 3 первой группы, регистры 4 второй группы, первый распределитель 5 импульсов, первый коммутатор 6, мультиплексор 7, блок 8 индикации , второй коммутатор 9, блок 10 управлени  и синхронизации, первый счетчик 11, второй счетчик 12, второй распределитель 13 импульсов, третий счетчик 14, первый сумматор 15, второй сумматор 16, вход 17 видеосигнала устройства, вход 18 синхронизации устройства, вход цифрового видеосигнала 19, тактовые импульсы 20 записи блока 10, импульс 21 начала развертки записи, младшие разр ды 22 кода адреса записи, старшие разр ды 23 кода адреса записи, импульсы 24 записи кода видеосигнала первого блока 1 пам ти, импульсы 25 записи кода адреса первого блока 1 пам ти, импульсы 26 записи кода видеосигнала второго блока 1 пам ти, импульсы 27 записи кода адреса второго блока 1 пам ти, импульсы 28 записи кода видеосигнала N-ro блока 1 пам ти, импульсы 29 записи кода адреса N-ro блока 1 пам ти, импульсы 30-32 записи кода видеосигнала в регистры 3 и 4, тактовые импульсы 33 считывани , импульсы 34 начала развертки считывани , младшие разр ды 35 кода адреса считывани , старшие разр ды 36 кода адреса считывани , цифровой видеосигнал 37 на выходе мультиплексора 7, tjan, - интервал записи в блок пам ти, tnp- интервал преобразовани  кода в преобразователе 2 кодов, tc4. - интервал считывани  с блока 1 пам ти.

Устройство дл  отображени  информации работает следующим образом.

Процессом записи либо считывани  информации в б. 1оки пам ти управл ет блок 10 управлени  и синхронизации. При записи информации по управл юшему сигналу на первом выходе блока 10 управлени  и синхронизации на выход первого 6 и второго 9 коммутаторов проход т коды с их первых информационных входов. Кроме того, этим

0

5

0

5

0

5

5

0

5

же сигналом разрешаетс  работа третьего счетчика 14 в режиме счета импульсов.

На вход 17 видеосигнала устройства приход т отсчеты цифрового видеосигнала 19, которые записываютс  в регистры 3 первой группы поступающими на их управл ющие входы импульсами 30-32 с первого распределител  5 импульсов.

Одновременно на адресные входы блоков

1пам ти поступают через первый сумматор 15 и второй коммутатор 9 старшие разр ды 23 кода адреса с первого счетчика 11. Эти коды записываютс  в адресные регистры блоков 1 пам ти импульсами 25, 27 и 29 записи кода адреса с второго распределител  13, на вход которого поступают через сумматор 15 и первый коммутатор 6 младшие разр ды 25 кода адреса с первого счетчика 11. Через врем , определ емое быстродействием блоков 1 пам ти, после записи кода адреса на выходах блоков 1 пам ти по вл етс  код амплитуды отсчета видеосигнала, содержащийс  в выбранной  чейкр блока 1 пам ти. Эти коды поступают на информационные входы регистров 4 второй группы и записываютс  в них импульсами 30-32 с первого распределител  5 импульсов, на вход которого поступают через первый сумматор 15 младщие разр ды 22 кода адреса с первого счетчика 11.

С выходов регистров 3 и 4 первой и второй группы коды отсчетов поступают на первые и вторые входы преобразователей

2кодов, где производитс  их суммирование . Преобразованные коды с выходов преобразователей 2 кодов поступают на информационные входы блоков 1 пам ти и записываютс  в них импульсами записи 24- 28, кода Ешдеосигнала с второго распределител  13 импульсов. Импульсы 24, 26 и 28 записи кода видеосигнала и импульсы 24, 27 и 29 кода адреса следуют со сдвигом во времени друг относительно друга. При этом запись в выбранную  чейку отдельного блока 1 пам ти производитс  сразу после считывани  из нее информации без задержки на врем  выполнени  преобразовани  кодов. Это происходит за счет того, что в i-й блок

1пам ти записываетс  код, полученный в результате суммировани  отсчета видеосигнала с входа устройства с кодом с (г-|-1)-го блока 1 пам ти, считывание информации с которого производитс  раньше считывани  с г -го блока 1 пам ти.

Цикл записи информации в отдельный блок 1 пам ти включает лищь врем  считывани  информации с блока 1 пам ти и врем  записи информации в блок 1 по тому же адресу и не включает времени формировани  кода tnp. в преобразователе 2 кодов. При этом суммирование кода в преобразователе

2выполн етс  одновременно с записью информации и врем  tnp. почти равно tsan,.

Отсчет видеосигнала и элемент разрешени  экрана блока 8 индикации, ему соответствующии , с изменением номера развертки записи мен ет свой адрес в блоках 1 пам ти. Это изменение относительно нулевой развертки записи определ етс  кодом с выхода третьего счетчика 14, который измен етс  при приходе каждого импульса 21 начала развертки записи.

После записи нескольких периодов повторени  видеосигнала производитс  считывание кодов с блоков пам ти и выдача на вход блока 8 индикации с целью отображени .

При считывании управл ющим сигналом с первого выхода блока 10 управлени  и синхронизации к выходам первого 6 и второго 9 коммутаторов подключаютс  их вторые входы, св занные со счетчиком 12 развертки считывани  через первый 15 и второй 16 сумматоры . Кроме того, этим же сигналом запрещаетс  работа третьего счетчика 14 и на его выходе сохран етс  код, установившийс  после прихода последнего импульса начала развертки.

На входы счетчика 12 развертки считывани  поступают тактовые импульсы 33 и импульсы 34 начала развертки считывани . Счетчик 12 формирует коды адреса, стар10

содержатс  нули и отсчеты видеосигнала отдельной группы занос тс  без изменений в одноименные блоки 1 па.м ти. Первый отсчет в группе из N отсчетов складываетс  в преобразователе 2 кодов с нулем, считанным с второго блока 1 пам ти, и результат записываетс  в первый блок 1 пам ти, второй отсчет складываетс  с нулем, считанным с третьего блока 1, и результат заноситс  во второй блок 1,..., N-й отсчет складываетс  с нулем, считанным с первого блока 1, и результате заноситс  в N-й блок 1 пам ти в соответствии с изменением кодов на входах распределителей 5 и 13. Номер отсчетов (фиг. 4) состоит из двух чисел, где первое - номер отсчета в группе, второе - номер раз- 15 вертки.

Дл  второй развертки записи на выходе третьего счетчиКа 14 устанавливаетс  код, равный «1. Последний вычитаетс  в сумматоре 15 из кода адреса записи с выхода первого счетчика 1 1.

На выходе распределителей 5 и 13 импульсов коды отличаютс  на единицу по сравнению с кодами дл  первой развертки, поэтому пришедший отсчет 1-2 видеосигнала группы из N отсчетов записываетс  в послед20

шие разр ды 37 которых поступают через 25 ний регистр 3 первой группы, а в последний

второй сумматор 16 и второй коммутатор 9 на адресные входы блоков 1 пам ти. Младшие разр ды 35 кода адреса через второй сумматор 16 поступают на вход мультиплексора 7 и через первый коммутатор 6 - на

в группе регистр 4 второй группы записываетс  в этот же момент времени отсчет I - 1 первой развертки записи, считанный с первого блока 1. Эти отсчеты поступают с выходов N-X регистров 3 и 4, н.а выходы N-ro

второй распределитель 13 импульсов. Импуль- 30 преобразовател  2 кодов и складываютс 

35

40

сами 24, 26 и 28 записи кода адреса с второго распределител  импульсов 13 коды 36 поочередно записываютс  в регистры кодов адреса блоков 1 пам ти. Через интервал времени, определ емый быстродействием блоков 1 пам ти, после записи кода адреса на их выходах формируютс  коды амплитуды отсчетов видеосигнала с выбранных  чеек. Мультиплексор 7 по кодам 35 поочередно подключает выходы блоков I пам ти к входу блока 8 индикации. При этом на выходе мультиплексора 7 формируетс  последовательность кодов амплитуд отсчетов видеосигнала 37, образующих развертку считывани .

Соответствие отсчетов видеосигнала с блоков 1 элементам экрана блока 8 индикации обеспечиваетс  следующим. Третий счетчик 14 во врем  считывани  инфор.мации сохран ет значение кода, установившеес  после прихода последнего импульса 21 начала развертки записи. В сумматоре 16 этот код вычитаетс  из кода второго счетчика 12, чем компенсируетс  сдвиг кода адреса, введенный при записи информации.

На фиг. 4 иллюстрируетс  изменение адреса отсчетов видеосигнала при записи от развертки к развертке. Запись в блоки 1 производитс  группами из N отсчетов (по одному отсчету в каждый блок). Дл  первой разверт- ки записи на выходе третьего счетчика 14 код равен нулю, в  чейках блоков 1 также

в нем друг с другом. Вслед за этим приходит отсчет 2-2 и записываетс  в первый регистр 3 первой группы импульсом с соответ- ствуюш,его распределител  5, а в первый регистр 4 второй группы записываетс  этим же импульсом с второго блока 1 второй отсчет 2-I первой развертки записи. Эти отсчеты складываютс  в первом преобразователе 2 кодов Отсчет (N-2) записываетс  в (N-1)-й регистр 3 первой группы, а в (N-1)-й регистр 4 второй группы записываетс  в этот же момент времени с N-ro блока 1 N-й отсчет первой развертки записи. С выходов (N-1)-х регистров 3 и 4 они поступ т на входы (N-1)-го преобразовател  2 кодов. К моменту записи N-ro отсчета группы 45 из N отсчетов в (N-1)-й регистр 4 на выходе N-ro кодопреобразовател  2 по витс  суммарный код отсчетов 1 - 1 и 1-2 и запишетс  в N-й блок 1 пам ти импульсом 29 записи со второго распределител  13. К моменту записи отсчета (N-|-l) - 1) в N-й регистр 4 второй группы с первого блока 1 и отсчета (N+1)-2 в N-й регистр 3 со входа устройства на выходе первого преобразовател  2 по вл етс  суммарный код отсчетов 2- 1 и 2-2 и записываетс  в 1-й блок 1 импульсом 24 записи с распределител  13 и т.д.

Дл  следующей развертки записи код на выходе счетчика 14 увеличиваетс  на единицу и сумматор 15 вычитает этот код из кода с

50

10

36541

4

содержатс  нули и отсчеты видеосигнала отдельной группы занос тс  без изменений в одноименные блоки 1 па.м ти. Первый отсчет в группе из N отсчетов складываетс  в преобразователе 2 кодов с нулем, считанным с второго блока 1 пам ти, и результат записываетс  в первый блок 1 пам ти, второй отсчет складываетс  с нулем, считанным с третьего блока 1, и результат заноситс  во второй блок 1,..., N-й отсчет складываетс  с нулем, считанным с первого блока 1, и результате заноситс  в N-й блок 1 пам ти в соответствии с изменением кодов на входах распределителей 5 и 13. Номер отсчетов (фиг. 4) состоит из двух чисел, где первое - номер отсчета в группе, второе - номер раз- 15 вертки.

Дл  второй развертки записи на выходе третьего счетчиКа 14 устанавливаетс  код, равный «1. Последний вычитаетс  в сумматоре 15 из кода адреса записи с выхода первого счетчика 1 1.

На выходе распределителей 5 и 13 импульсов коды отличаютс  на единицу по сравнению с кодами дл  первой развертки, поэтому пришедший отсчет 1-2 видеосигнала группы из N отсчетов записываетс  в послед20

в группе регистр 4 второй группы записываетс  в этот же момент времени отсчет I - 1 первой развертки записи, считанный с первого блока 1. Эти отсчеты поступают с выходов N-X регистров 3 и 4, н.а выходы N-ro

0 преобразовател  2 кодов и складываютс 

5

0

в нем друг с другом. Вслед за этим приходит отсчет 2-2 и записываетс  в первый регистр 3 первой группы импульсом с соответ- ствуюш,его распределител  5, а в первый регистр 4 второй группы записываетс  этим же импульсом с второго блока 1 второй отсчет 2-I первой развертки записи. Эти отсчеты складываютс  в первом преобразователе 2 кодов Отсчет (N-2) записываетс  в (N-1)-й регистр 3 первой группы, а в (N-1)-й регистр 4 второй группы записываетс  в этот же момент времени с N-ro блока 1 N-й отсчет первой развертки записи. С выходов (N-1)-х регистров 3 и 4 они поступ т на входы (N-1)-го преобразовател  2 кодов. К моменту записи N-ro отсчета группы 5 из N отсчетов в (N-1)-й регистр 4 на выходе N-ro кодопреобразовател  2 по витс  суммарный код отсчетов 1 - 1 и 1-2 и запишетс  в N-й блок 1 пам ти импульсом 29 записи со второго распределител  13. К моменту записи отсчета (N-|-l) - 1) в N-й регистр 4 второй группы с первого блока 1 и отсчета (N+1)-2 в N-й регистр 3 со входа устройства на выходе первого преобразовател  2 по вл етс  суммарный код отсчетов 2- 1 и 2-2 и записываетс  в 1-й блок 1 импульсом 24 записи с распределител  13 и т.д.

Дл  следующей развертки записи код на выходе счетчика 14 увеличиваетс  на единицу и сумматор 15 вычитает этот код из кода с

0

выхода счетчика 11. При этом ьй отсчет записываетс  в (г-2)-и блок 1 пам ти и т.д.

Таким образом, в блок 1 пам ти поступает дл  записи не отсчет видеосигнала, считанный с этого блока и просуммированный с соответствующим входным, а отсчет с последующего блока 1 пам ти, считываемый ранее. При этом на операцию суммиро- )ани  отсчетов выдел етс  интервал с момента считывани  информации с /-го блока 1 до окончани  считывани  ее с (/- 1) -го бло- ка 1, что составл ет врем , примерно равное сумме времен записи и считывани  в отдельный блок 1 пам ти.

При считывании отсчетов с блоков 1 пам ти с целью отображени  в блоке 8 индикации коды адреса считывани  формируютс  счетчиком 12 развертки считывани . В сумматоре 16 из кодов адреса со счетчика 12 вычитаетс  код числа разверток со счетчика 14. Старшие разр ды кода с выхода сумматора 16 поступают через коммутатор 9 на адресные входы блоков 1 и определ ют адрес  чейки в блоке 1, а младшие поступают на мультиплексор 7 и через коммутатор 6 на вход распределител  13 импульсов и определ ют блок 1 пам ти, с которого производитс  считывание. При этом код адреса  чей- ки на адресных входах блоков 1 последовательно блок от блока записываетс  импульсами 25, 27 и 29 в адресные регистры блоков 1, а мультиплексор 7 осуществл ет поочередное подключение выходов блоков 4 к входу блока индикации 8.

Дл  отдельного блока 1 пам ти интервал от момента подачи импульса 21, 23,...,25 записи кода адреса до момента подключени  выхода блока 1 к входу блока 8 составл ет врем  tc i., не меньшее времени, требуемого дл  по влени  на выходе блока 1 кода видео- сигнала. Частота по влени  отсчетов видеосигнала на входе блока 8 индикации будет tc-4./N, а сами отсчеты по вл ютс  в моменты времени, однозначно прив занные к моментам по влени  синхроимпульсов 33 на выхо- дах блока 10 управлени  и синхронизации. Изменением частоты и временного положени  синхроимпульсов 33 с блока 10 получают другую скорость смены кодов 35 и 36 на выходе счетчика 12 и, следовательно, другую частоту по влени  отсчетов на выходе муль- тинлексора 7.

Преобразователь 2 кодов осушествл ет весовое суммирование кодов, поступающих на его первый и второй входы. В простейших случа х преобразователь 2 кодов может быть выполнен в виде последовательного соедине- ни  комбинационного сумматора и схемы срезки, котора  фиксирует код на выходе преобразовател  кодов на максимальном значении при переполнении сумматора. Поскольку чаще всего от преобразовател  кодов требуетс  осуществить функцию, моделирующую весовое суммирование с насыщением, наиболее целесообразно выполн ть его в

виде программируемого посто нного запоминающего устройства (ПИЗУ), входы которого получаютс  разделением входных адресных шин ППЗУ на две группы. Дл  каждого сочетани  кодов Xi и Х2 в  чейку с адресом , соответствующим такому сочетанию, заноситс  значение выходной функции преобразовани . Регистры 3 и 4, первой и второй групп представл ют собой обычные регистры дл  приема параллельного кода.

Первый и второй распределители 5 и 13 импульсов, могут быть выполнены в виде дешифраторов, на адресные входы которых подаютс  младщие разр ды 22 и 35 кода адреса с выхода первого сумматора либо первого коммутатора 6. При этом второй распределитель 13 требует дл  реализации два параллельно включенных дешифратора на стро- бирующие входы которых поступают импульсы записи кода адреса и кода видеосигнала с выхода блока 10 управлени  и синхронизации , выходы которых подключены соответственно к входам импульсов записи кода адреса и импульсов записи кода видеосигнала соответствующих блоков 1 пам ти. Число выходов дешифраторов равно числу блоков 1 пам ти.

Первый и Е5торой коммутаторы 6 и 9 имеют число выходных щин, равное соответственно числу младших разр дов и числу старщих разр дов кода адреса со счетчиков 11 и 12. Число младших разр дов определ етс  числом N блоков 1 пам ти и равно log2/N, а общее число разр дов - числом отсчетов видеосигнала отдельной развертки h и равно log2/N.

В простейшем случае блок 8 индикации может иметь структурную схему, приведенную на фиг. 5. Он включает цифроанало- говый преобразователь (ЦАП), вход которого  вл етс  входом цифрового видеосигнала блока 8, оконечный видеоусилитель, подключенный к модул тору ЭЛТ с длительным послесвечением. На горловине ЭЛТ синхронно с вращением антенны РЛС вращаетс  отклон юща  система (ОС), запитывае- ма  от генератора развертки. Генератор развертки синхронизируетс  синхроимпульсами , поступаюилими на вход синхронизации блока 8. В более сложном случае блок индикации может быть выполнен на телевизионной ЭЛТ со среднием послесвечением и включает регенерационный блок пам ти дл  устранени  мельканий изображени .

Возможна  реализаци  блока управлени  и синхронизации приведена на фиг. 6. Он вк.лючает последовательно св занные генератор тактовых импульсов (ГТИ), счетчик , программируемое посто нное запоминающее устройство (ППЗУ).

Работа ГТИ и счетчика синхронизируетс  импульсами 21 начала развертки записи с входа 18 синхронизации устройства. Выход ГТИ  вл етс  вторым выходом блока 10, выходы ППЗУ - первым, третьим.

четвертым и п тым выходами. В ППЗУ при изготовлении устройства записываютс  временные положени  импульсов, требуемых на выходах блока 10. Они по вл ютс  на выходах ППЗУ при последовательной схеме ходов на выходе счетчика, на вход которого поступают тактовые импульсы 20. ГТИ может быть выполнен по любой известной схеме генераторов импульсов, в частности на цифровых ИС.

Счетчики развертки записи 11, развертки считывани  12 и числа разверток записи 14 могут быть также выполнены на ИС двоичного счетчика. Число разр дов счетчиков 11 и 12 определ етс  числом отсчетов видеосигнала в развертке дальности, счетчика 14- числом накапливаемых разверток. Суммато- ры 15 и 16 представл ют собой обычные цифровые комбинационные сумматоры.

Применение в качестве преобразователей 2 кодов ППЗУ обеспечивает высокое быстродействие выполнени  операций суммировани  кодов, поскольку задержка распространени  сигнала в ППЗУ примерно равна задержке одного вентил . Это позвол ет обеспечить работу устройства при частоте тактовых импульсов и частоте дискретизации видеосигнала, близкой к максимальной рабочей частоте элементов, используемых в блоках.

Claims (1)

1. Формула изобретени 

   Устройство дл  отображени  информации , содержащее блоки пам ти, информационные входы которых соединены с входами преобразователей кодов, входы которых подключены к выходам соответствующих регистров первой и второй групп, информа- ционные входы регистров первой группы  вл ютс  входом видеосигнала устройства, управл ющие входы регистров обеих групп соединены с соответствующими выходами пер0

   0

   5

   0

   вого распределител  импульсов, мультиплексор , выход которого соединен с входом видеосигнала блока индикации, информационные входы мультиплексора подключены к выходам блоков пам ти, адресные входы которых подключены к выходам второго коммутатора , управл ющий вход которого соединен с управл ющим входом первого коммутатора и первым выходом блока управлени  и синхронизации, вход которого  вл етс  входом синхронизации устройства и соединен с первым входом первого счетчика, второй вход которого соединен с вторым входом блока управлени  и синхронизации, третий и четвертый выходы блока управлени  и синхронизации подключены к соответствующим входам второго счетчика и к входам синхронизации блока индикации, выходы группы - к входам группы второго распределител  импульсов, вход которого соединен с выходом первого коммутатора, а выходы - с входами управлени  блоков пам ти, отличающеес  тем, что, с целью повыщени  быстродействи  устройства, оно содержит сумматоры и третий счетчик, первый и второй входы которого подключены к входу и первому выходу блока управлени  и синхронизации, а выход - к вход,ам сумматоров, входы группы которых подключены соответственно к выходам первого и второго счетчиков, выход первого сумматора подключен к входу первого распределител  импульсов и первому входу первого коммутатора, выход второго сумматора соединен с управл ющим входом мультиплексора и вторым входом первого коммутатора, выход каждого блока пам ти, кроме первого, соединен с информационным входом соответствующего регистра , кроме последнего, второй группы, выход первого блока пам ти соединен с информационным входом последнего регистра второй группы, выходы группы сумматоров подключены к входам первой и второй групп второго коммутатора.

   .

   21 r-.

   2 25

   tsan

   26 27

   tsan

   inD

   28 29 JG

   L J2

   сриг.г

   фиг. 1

   t

   - 4«etjon

   tsan

   tnp

   jn.

   /

   2 26

   -CTL

   1-  роз беpm- на золис1/

   2- .розёерш- на записи

   фиг.З

   Н+И-  pajоерглн а

   +к-

   2-2

   0/77С1 е/77

   JS- Ч- )-

   OiT7c e/nf//-j)

   Omcve/T

   OiT7c e/nf//-j)

   Фиг. 4

   0/77Cf e/77

   )

   3flT

   Фиг. 5

   ИИП1/МС6/ HOi/OM pffj6e/}/77/iU

   запасе/ 21

   Фиг. 6