SU678728A1 - Устройство дл синхронного уплотнени асинхронных цифровых сигналов - Google Patents

Description

Изобретение относитс  к электросв зи . Известно устройство дл  синхронно го уплотнени  асинхронных цифровых сигналов, содержащее блок синхронизр ции, блоки предварительного уплотнени , блок управлени  и промежуточные регистры, выходы которых подк.гаочены к входам выходного регистра, дополни тельные входы которого соединены С в ходами первого дешифратора, причем выходы блока управлени  подключены к управл ющим входам блоков пам ти адресов и второго дешифратора, выходы которого соединены с входами блоков пам ти адресов, выходы которых подк.пючены к соответствующим входам выходного регистра, а выходы блока синхронизации соединены с тактовыми входами блоков пам ти адресов и блока управлени  1. Однако в известном устройстве недостаточное число уплотн емых цифровых сигналов. Цель изобретени  - увеличение чис ла уплотн емых цифровых сигналов. Дл  этого в устройство дл  синхро ного уплотнени  асинхронных цифровых сигналов, содержащее блок синхронизации , блоки предварительного уплотнени , блок управлени  и промежуточные регистры, выходы которых подключены к входам выходного регистра, дополнительные входы которого соединены с выходами первого дешифратора, причем выходы блока управлени  под лючены к управл ющим входам блоков пам ти адресов и второго дешифратора, выходы которого соединены с входами блоков пам ти адресов, выходы которых подключены к соответствующим входам выходного регистра, а выходы блока синхронизации соединены с тактовыми входами блоков пам ти адресов и блока управлени , введены два счетчика и блоки пам ти кода сигнала и кода времени, входы которых соединены с выходами соответствующих блоков предварительного уплотнени  и первого счетчика, к входу которого подключен первый дополнительный выход блока оинхронизадии, второй дополнительный выход которого соединен с входом второго счетчика, выходы которого подключены к входам первого дешифратора , при этом выходы кахсдого блока пам ти кода сигнала и кода времени подключены к входам соответствующего промежуточного регистра.

На чертеже изображена структурна  электрическа  схема предложенного устройства ,

Устройство содержит блоки 1 предварительного уплотнени , блоки пам ти кода сигнала и кода времени, промежуточные регистры 3, выходной регистр 4, счетчики 3, ь, первый дешифратор 7, блоки пам ти 8 адресов, блок управлени  9, второй дешифратор 10, блок синхронизации 11.

Устройство работает следующим образом .

Блоки 1 получают асинхронные цифровые сигналы из вход щих линий св зи и кодируют передний фронт сигналов кодом , а задний - О. Каждый блок 1 циклически обслуживает п линий св зи. Число п определ етс , во-первых, длительностью сигналов и допустимыми краевыми искажени ми этих Сигналов и, во-вторых, :скоростью обработки сигналов в блоках 1. Коды l и О поступают в блоки пам ти 2 в сопровождении адресов (номеров вход щих линий св зи, которым принадлежит эта информаци . В эти же блоки пам ти 2 поступает также и код времени со счетчика Ь времени. Код времени определ ет момент времени поступлени  кода переднего или заднего фронта асинхронного цифрового сигнала в блок пам ти 2. Информаци  и код времени записываютс  в  чейки пам ти блоков пам ти 2. Необходимо отметить , что код времени будет затем сопровождать информацию в процессе ее уплотнени  и коммутации и опреде- л ть момент Выдачи этой информации в исход щие линии св зи. При этом обща  задержка информации в устройствах уплотнени  и коммутации цифровой системы всегда будет равна циклу работы счетчика S времени, то есть посто нной задержке, не вли ющей на краевые искажени  сигналов. В свою очередь такт работы счетчика 5 времени должен быть равен периоду обслуи ивани  п линий св зи каждым блоком 1

Кажда  вход ща  лини  св зи имеет свою  чейку пам ти в блоках пам ти 2. Адреса линий св зи и  чеек совпадают.

Далее информации и код времени циклически считываютс  из блоков пам ти 2 и записываютс  на промежуточные регистры 3.

Спомощью счетчика 6 и первого дешифратора 7 производитс  cijHxpoHное уплотнение информации, записанной на промежуточных регистрах 3. При этом информаци  поочередно считываетс  с промежуточных регистров 3 и записываетс  на выходной регистр 4. На этот же регистр 4 синхронно с информацией поступает из блоков пам ти 8 адресов адрес исход щей линии св зи , в которую требуетс  выдать данную информацию. Таким образом, на выходном регистре 4 фо{ ируютс  адресно-информационные слова, состо щие из информации, кода времени, и адреса исход щей линии св зи. Эти слова выдаютс  в соответствующие временные позиции выходной адресно-информационной магистрали. При этом число временных позиций магистрали, число вход щих линий св зи и число  чеек пам ти в блоках пам ти 8  вл ютс  одинаковыми, и их адреса совпадают. Иными словами, кажда  вход ща  лини  св зи имеет свою временную позицию в выходной магистрали и свою  чейку пам ти в блоках пам ти 8.

Процесс коммутации вход щих и исход щих линий св зи осуществл етс  с помощью блока управлени  9, второго дешифратора 10 и блоков пам ти 8 адресов . Блок управлени  9 определ ет адреса вход щих и исход щих линий св зи, которые требуетс  скоммутировать между собой, и вьщает эти адреса на второй дешифратор 10 и в блоки пам ти 8. С помощью второго дешифратора 10 адрес исход щей линии записы ваетс  в  чейку пам ти блоков 8, принадлежащую коммутируемой с ней вход щей линии св зи. В эту же  чейку записываетс  также сигнал-jt 1, который затем считываетс  и сопровождает адресно-информационные слова, формируемые на выходном регистре 4, указыва  другим устройств.ам цифровой системы на наличие информации в соответствующей временной позиции выходной магистрали устройства. При разъединении линий св зи в соответствующие  чейки пам ти блоков 8 записываетс  О. Цри этом сигнал становитс  равным нулю.

Блок синхронизации 11 вырабатывает тактовые импульсы, синхронизирующие работу всех узлов устройства.

Claims (1)

1. Авторское свидетельство СССР ( 496696, кл. Н 04 Q 11/04, 1974.

т