SU1437870A2 - Многоканальное устройство дл сопр жени источников информации с вычислительной машиной - Google Patents

Abstract

Изобретение относитс  к вычисли- .тельной технике и может быть использовано в системах обработки многоканальной информации, поступающей в вычислительную машину от удаленных не- синхро1шзированных между собой групп источников. Целью изобретени   вл етс  повь шение коэффициента использовани  оборудовани . Устройство соде.р- жит генератор импульсов, с первого по третий счетчики 2, 3, 4, первьй, второй регистры 5, 6, с первого по третий триггеры 7, 8, 9, схему 10 сравнени , группу узлов 11 элементов- И, первьиЧ, второй коммутаторы 12, 13, элемент iDUi 14, с первого по четвертый элементы И 15, 16, 17, 18, каналы 9. Устройство обеспечивает прием в ЭВМ информации от удаленных групп источников информации. 1 ил.

Description

(Л

с

4;;

со

00

.

м

11Д

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки многоканальной информшдии, поступающей в вычислительную машину () от удаленньт несинхронизированньк между собой / групп источников.

Целью изобретени   вл етс  повьше

том нестабильности генераторов импульсов , произвольности момента начала опроса источников информации в каждой группе, а также задержек передачи через линии св зи) КИ поступают в разные каналы в произвольные моменты времени. Дл  одновременного ввода информации в ВМ со всех каналов необ

15

25

30ние коэффициента использовани  обору- JQ ходимо произвести выравнивание момен- довани .

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, с первого по третий счетчики 2,3 и Д, первый и второй регистры 5 и 6, с первого по третий триггеры 7,8 и 9j схему 10 сравнени , группу узлов 11 элементов И, первьш и второй коммутаторы 2 и 13, элемент ИЛИ 1Д, с первого по четвертьй элементы 15,16,17 и 18, каналы 19.

Калодый канал 19 содержит пам ть 20, сумматор 2 Г, первую и вторую бу- фер1а1е пам ти 22 и 23, первый и второй триггеры 24 и 25, первый, второй и третий счетчики 26, 27 и 28, первый , второй и третий узлы элементов ИЛИ 29,30 и 31, первый, второй, третий и четвертый узлы элементов И 32, 33,34 и 35, элемент ИЛИ 36, с первого по третий элементы И 37,38 и 39, первый коммутатор 40s первый и второй элементы И-НЕ 41 и 42, первый элемент 43 задержки, с первого по седьмой согласу}сщие узлы 44,45,46|,47, 48,49 и 50, третий и второй коммутаторы 51 и 52J блок 53 пам ти, дешифратор 54, четвертьй элемент И 55, третий и четвертый триггеры 56 и 57, второй элемент 58 задержки.

Устройство работает следующим образом .

Все источники информации опраши- ваютс  примерно с одинаковой частотой , котора  дл  каждого из источников задаетс  тактовыми импульсами (ТИ), поступающими через-вторые тактовые входы.

Однократный опрос всех источников информации одной группы образует кадр, который сопровождаетс  кадровым импульсом (КИ) 1, поступающим на первые тактовые входы.

Кажда  группа источников информации обслуживаетс  своим каналом 19 и синхронизируетс  своим генератором импульсов, расположенным вместе с ис- тсгчниками информации, поэтому (с учетов окончани  загрузки пам ти 22 и 23 всех каналов к единому времени,, с которого может быть начат. этот ввод,

в работе устройства следует выделить два основных режима работы - подготовительный и рабочий.

Подготовительный режим начинаетс  с момента записи кода времени в ре- 20 гистр 6, поступающего из ВМ через коммутатор 12 и определ ющего-максимальное значение временного интервала , необходимого дл  ввода одного массива информации в ВМ. Одновременно с подачей кода времени ВМ сьшмает сигнал прерывани  ввода, поступа ющий на элемент И 15, триггер 8 управлени , регистр 5 разрешени  ввода, триггер 9 считывани  и четвертый триггер 57 разрешени , снима  их блокировку и обеспечива  готовность устройства к работе. В каждом канале вторые синхросигналы через согласую- |Цие узлы 45 поступают на элемент ИЛИ 145 с выхода которого через элемент И 15 объединенный поток синхросигналов поступает на входы установки О счетчика 2 тактов и триггера 7 управлени . Счетчик 2 тактов предназначен дл  измерени  длительности временньсх интервалов между кадровыми синхросигналами . Он подсчитывает тактовые импульсы , поступающие с выхода генератора импульсов через элемент И 16, при наличии разрешаквдего сигнала с триггера 8, предварительно установленного в исходное положение сигналом прерывани  ввода.

Схема 10 сравнени  формирует сигнал при совпадении кодов счетчика 2 и регистра 6, т.е. при обнаружении временного интервала между первыми синхросигналами, равного и превьшзаю- щего заданную длительность, определенную значением кода, записанного из ВМ в регистр 6. Сигнал совпадени  поступает на входы триггеров 7 и 8, измен   их состо ние. С этого момента триггер 8 блокирует элемент И 16,

35

40

45

50

55

5

5

0Q ходимо произвести выравнивание момен-

тов окончани  загрузки пам ти 22 и 23 всех каналов к единому времени,, с которого может быть начат. этот ввод,

в работе устройства следует выделить два основных режима работы - подготовительный и рабочий.

Подготовительный режим начинаетс  с момента записи кода времени в ре- 0 гистр 6, поступающего из ВМ через коммутатор 12 и определ ющего-максимальное значение временного интервала , необходимого дл  ввода одного массива информации в ВМ. Одновременно с подачей кода времени ВМ сьшмает сигнал прерывани  ввода, поступа ющий на элемент И 15, триггер 8 управлени , регистр 5 разрешени  ввода, триггер 9 считывани  и четвертый триггер 57 разрешени , снима  их блокировку и обеспечива  готовность устройства к работе. В каждом канале вторые синхросигналы через согласую- |Цие узлы 45 поступают на элемент ИЛИ 145 с выхода которого через элемент И 15 объединенный поток синхросигналов поступает на входы установки О счетчика 2 тактов и триггера 7 управлени . Счетчик 2 тактов предназначен дл  измерени  длительности временньсх интервалов между кадровыми синхросигналами . Он подсчитывает тактовые импульсы , поступающие с выхода генератора импульсов через элемент И 16, при наличии разрешаквдего сигнала с триггера 8, предварительно установленного в исходное положение сигналом прерывани  ввода.

Схема 10 сравнени  формирует сигнал при совпадении кодов счетчика 2 и регистра 6, т.е. при обнаружении временного интервала между первыми синхросигналами, равного и превьшзаю- щего заданную длительность, определенную значением кода, записанного из ВМ в регистр 6. Сигнал совпадени  поступает на входы триггеров 7 и 8, измен   их состо ние. С этого момента триггер 8 блокирует элемент И 16,

5

0

5

0

5

запреща  подачу на счетчик 2 импульсов с генератора 1. Сигналом с другого выхода триггер 8 разрешает через узлы 11 выдачу первых синхроимпульсов на регистр 5. С выхода регистра 5 сигналы разрешени  поступают в каждом канапе на выходы счетчика 27 адреса записи, триггера 24 готовности пам тей 22 и 23, снима  их блокировку и перевод  в рабочий режим . Триггер 8 готовности опорным первым синхроимпульсом, пришедшим после сигнала совпадени  с выхода схемы 10 сравнени , вновь устанавливаетс  в исходное состо ние, формиру  на своем выходе импульсный сигнал , который поступает на вход установки О счетчика 3 времени задержпам тей 22 и 23. Управление режимами записи и считывани  осуществл етс  сигналами с триггера 25 переполнени ,

ки, который подсчитывает тактовые им- 20 мации, который поступает с его выхо- пульсы с выхода генератора 1, форми- да через узлы 34,35,30 и 31 на входы ру  тем самым код времени задержки поступлени  первых синхроимпульсов относительно опорного первого синхросигнала . .25 работающего в счетном режиме от сиг- Рабочий режим устройства обеспечи- налов переноса счетчика 27.

После записи массива информагщи в объеме одного кадра триггер 25 закрывает входы узла 35, элемента И 39, 30 элемента И-НЕ 42 и открывает входы . узла 34, элемента И 38 и элемента И-НЕ 41, обеспечива  тем самым перевод пам ти 22 в режим записи путем подачи на него кода адреса записи и g первых синхросигналов, а также подготавлива  пам ть 23 дл  режима считывани . Кроме того, сигнал переноса подаетс  на триггер 24 готовности, который при его поступлении формиру- 40 ет сигнал готовности канала к вйводу информации в ВМ, который поступает на элемент И 18, который при наличии указанных сигналов формирует сигнал запроса ввода, поступающий через ком- 26 путем подсчета первых синхросигна- 45 мутатор 13 в ВМ. Ответам ВМ на сиг- лов, поступающих через узел 45. Ввод нал запроса ввода  вл етс  сигнал

разрешени  ввода, поступающий на входы триггеров 9 и 57 через коммутатор

вает загшеь и считывание информации в пам ти 22 и 23, поочередно накапли- ваюише и счить вающие массивы данных в объеме одного кадра информации.

Запись информации осуществл етс  следующим образом.

Информационные сигналы в виде многоканального цифрового потока от ж группы источников информации поступают на информационный вход канала и через узел 44 подаютс  на вход узла 29. На другие входы узла 29 поступают с выходов узлов 33 и 32 элементов И соответственно код времени задержки и код текущего -номера кадра с выходов счетчика 3 времени задержки и счетчика 26 кадров. Код текущего номера кадра формируетс  счетчиком

кода текущего номера кадра в информационный поток осуществл етс  узлом 29 в момент поступлени  задержанного кадрового импульса с элемента 43 задержки , задержка в котором равна половине периода вторых синхроимпульсов . Ввод кода времени задержки осуществл етс  узлом 29 в момент поступлени  первого синхросигнала.

Сформированньй информационный поток с выхода узла 29 записываетс  в пам ти 22 и 23, которые работают в, так называемом режиме качелей : обе

12. Триггер 9 формирует сигнал стро- 5Q ба считывани , который с его выхода поступает на элемент И 17, разреша  прохождение через него импульсов считывани  с генератора 1 импульсов на вход счетчика 4 адреса считывани , ее Сигнал строба считывани  поступает в качестве управл ющего сигнала в ВМ через коммутатор 13.

Устройство обладает возможностью по инициативе ВМ производить, в кажпам ти работают в одном из двух режи МОЕ - когда в одной накагшивае,тс  информаци , из другой уже накопленна  информаци  передаетс  в БМ; затем режимы работы мен ютс  на проти воположные.

Первые синхросигналы, поступающие на вход канала через узел 46, а также задержанные вторые синхросигналы с выхода элемента 43 задержки объедин ютс  на элементе ШШ 36 и далее поступают на вход счетчика 27 адреса записи и выходы элементов И-НЕ 41 и

42. Сигнал разрешени  поступает на счетчик 27 адреса записи и снимает его блокировку по входу установки О. После этого счетчик 27 начинает формировать код адреса записи инфорпам тей 22 и 23. Управление режимами записи и считывани  осуществл етс  сигналами с триггера 25 переполнени ,

мации, который поступает с его выхо- да через узлы 34,35,30 и 31 на входы работающего в счетном режиме от сиг- налов переноса счетчика 27.

12. Триггер 9 формирует сигнал стро- ба считывани , который с его выхода поступает на элемент И 17, разреша  прохождение через него импульсов считывани  с генератора 1 импульсов на вход счетчика 4 адреса считывани , Сигнал строба считывани  поступает в качестве управл ющего сигнала в ВМ через коммутатор 13.

Устройство обладает возможностью по инициативе ВМ производить, в каж

дом канале селективную синхронизацию вводимой в ВМ информации из пам тей 22 и 23. При этом следует выделить два режима работы. В первом режиме работы осуществл етс  селекци  вводимых каналов в ВМ без изменени  их , пор дкового номера в кадре, т.е. изменени  их пор дкового номера считывани  при вводе в ВМ. Выбор режима ввода информации осуществл етс  по команде от ВМ по управл кщему входу ка;вдого канала через узел 49, Управление режиНами производитс  триггером 56. Рассмотрим работу канала 19 в об.оик режимах. В первом режиме работы триггер 56 по команде от ВМ, выделенной девшфратором. 54j устанавли . ваетс  в соответствующее положение, открыва  сигналом со своего выхода элемент И 37 и закрыва  элемент И 55 Сигнал с выхода элемента И 55 открывает коммутатор 51 дл  передачи сигналов с выхода элемента И 37. Управл юща  информаци , содержаща  адреса каналов и признаки их передач, поступает от ВМ через узел 49 в пам ть 20 При вводе информации в ВН производитс  считывание признаков передачи каналов из пам ти 20 по адресам, поступающим с выхода счетчика 28 каналов при наличии сигнала строба считывани . Формирование кода адреса осуществл етс  от сигналов тактовой частоты считьюани , получаемых с выхода

.элемента И 17. Считанные с выхода

пам ти 20 признаки передачи каналов етробируютс  на элементе И 37 сигналами тактовой частоты считьшани  и через коммутатор 51 и узел 50 ввод т- с  в ВМ. При этом си гналы кода адреса считывани  поступают на входы элементов И 38 и 39 с выхода счетчика 4 адреса считывани  через коммутатор

..52, управл емый триггером 56.

Во втором режиме по команде от ВМ триггер 56 переводитс  в противоположное состо ние. При этом элемент И 37 закрываетс , коммутатор 52 сво им вторым информационным входом подключаетс  к выходу блока 53 пам ти,

|элемент И 55 разблокируетс . Управ- л нща  информаци  в виде адресной маски, содержащей адреса каналов и определ ннцей очередность считывани  каналов из пам тей 22 и 23, поступает от ВМ через узел 49, дешифрируетс  дешифратором 54 и записываетс  в блок 53 пам ти. При этом имеете о

5

0

0

адресом последнего канала в адресной маске записываетс  соответствующий однобитовый признак. По сигналу раз- решени  ввода от ВМ, поступающего с выхода коммутатора 12, взводитс  триггер 57, переключа  через элемент. И 55 коммутатор 51 на передачу в ВМ признаков передачи каналов, сформированных от сигналов тактовой частоты с выхода элемента И 17. Одновременно по сигналам счетчика 4 адреса считывани  начинаетс  считьшание из блока 53 пам ти адресной маски и выдача ее через коммутатор 52 на один из элементов-И 38 и 39 и один из узлов 30,31 на вход тон пам ти 2-2 и 23, котора  работает в режиме считьшани , обеспечива  таким образом произвольную переупаковку выдаваемых каналов па ВМ в зависимости от записанной адресной маски. При передаче последнего канала в цикле вьщач  однобитовый признак после,цнего канала с выхода 5 блока 53 пам ти, задержанный на элементе 58 задержки, устанавливает триггер 57 в исходное cccTOHi-me, тем самым снима  сигнал на выходе элемента И 55, Коммутатор 51 выключаетс  и прекршцает вьщачу в ВМ признаков передачи каналов. В новом цикле ввода информации в ВМ указа1шый пор док работы повтор  етс .

35

ормула изобретени 

0

5

0

Многоканальное устройство дл  сопр жени  источников информац1-ш с вычислительной машиной по авт. св. № 116423, отличающеес  тем, что, с целью повьшени  коэффициента использовани  оборудовани , в каждый канал введены второй, третий комм таторЫ; блок пам ти, дешифратор , четвертый элемент И, третий, четвертый триггеры, второй элемент задержки, причем в каждом канапе вход дешифратора соединен с выходом шестого согласующего узла, первый, второй выходы дешифратора соединены соответственно с информационным входом блока пам ти и с входом третьего триггера, первый выход которого соединен с третьим входом первого эле- 5 мента И, второй выход третьего триггера cc eдинeн с первым входом четвертого элемента И и с управл гацим входом второго коммутатора, первый информационный вход которого соеди714378708

нен с первым выходом блока пам ти, выходом первого коммутатора, выход второй информационный вход второго четвертого триггера соединен с вто- коммутатора и адресный вход блока рым входом четвертого элемента И, пам ти соединены с первым выходом выход которого соединен с управл ю- третьего счетчика, выход второго ком- щим входом третьего коммутатора, пер- мутатора соединен с вторыми входами вый, второй информационные входы и второго и третьего элементов И, вто- выход которого соединены соответст- рой выход блок пам ти через второй венно с выходом первого элемента И, элемент задержки соединен с нулевым ю выходом третьего элемента И и вхо- входом четвертого триггера, еш1нич- дом седьмого согласующего узла, ный вход которого соединен с первым

Claims (1)

1. Формула изобретения

   Многоканальное устройство для сопряжения источников информации с вычислительной машиной по авт. св. № 1 1 16423, отличающееся тем, что, с целью повышения коэффициента использования оборудования, в каждый канал введены второй, третий коммутаторы, блок памяти, дешифратор, четвертый элемент И, третий, четвертый триггеры, второй элемент задержки, причем в каждом канале вход дешифратора соединен с выходом шестого согласующего узла, первый, второй выходы дешифратора соединены соответственно с информационным входом блока памяти и с входом третьего триггера, первый выход которого соединен с третьим входом первого элемента И, второй выход третьего триггера соединен с первым входом четвертого элемента И и с управляющим входом второго коммутатора, первый информационный вход которого соеди1437870 нен с первым выходом блока памяти, второй информационный вход второго коммутатора и адресный вход блока памяти соединены с первым выходом третьего счетчика, выход второго коммутатора соединен с вторыми входами второго и третьего элементов И, второй выход блок^ памяти через второй элемент задержки соединен с нулевым входом четвертого триггера, единичный вход которого соединен с первым выходом первого коммутатора, выход четвертого триггера соединен с вторым входом четвертого элемента И, ₅ выход которого соединен с управляющим входом третьего коммутатора, пер вый, второй информационные входы и выход которого соединены соответственно с выходом первого элемента И, 10 с выходом третьего элемента И и входом седьмого согласующего узла.